Методы анализа и оптимизации цифровых КМОП СБИС

• Автор: Глебов, Алексей Львович
• Шифр специальности: 05.13.12
• Научная степень: Докторская
• Год защиты: 2003
• Место защиты: Москва
• Количество страниц: 252 с. : ил.

Содержание
Введение.

Глава 1. Анализ и оптимизация цифровых КМОП схем.

1.1. Методы расчета мощности в цифровых КМОП схемах

1.2. Параметрическая оптимизация.

1.3. Структурная оптимизация

1.4. Анализ помехоустойчивости цифровых схем.

1.5. Выводы

Глава 2. Последовательнопараллельные диаграммы двоичных решений

БРВОО.

2.1. Определения и основные свойства.

2.2. Основные операции на .
2.3. БРВОО и КМОПсхс.чы
2.4. Выводы
Глава 3. Методы ключевого моделирования, расчета мощности и задержек
цифровых КМОП схем
3.1. Оценка мощности, потребляемой КМОП схемой.
3.2. Последовательность процедур моделирования.
3.3. Ключевое моделирование с использованием БРВОО
3.4. Алгоритм расчета задержек с использованием БРВОО.
3.5. Расчет энергии сквозных токов.
3.6. Быстрая вероятностная модель мощности.
3.7. Экспериментальные результаты
3.8. Выводы
Глава 4. Параметрическая оптимизация цифровых КМОП схем
4.1. Оптимизация схем, спроектированных на базе параметризованных ячеек
4.2. Использование метода моделируемого отжига при параметрической
оптимизации
4.3. Выводы
Глава 5. Структурная оптимизация цифровых КМОП схем.
5.1. Обзор метода ресинтеза
5.2. Глобальный ресинтез
5.3. Локальный ресинтез.
5.4. Пространство состояний в локальном рсснитезс.
5.5. ВыводыИЗ
Глава 6. Анализ и оптимизация цифровых КМОП схем на проходных
транзисторах
6.1. КМОП схемы на проходных транзисторах и модель задержек для них
6.2. Модель мощности для цифровых КМОП схем на проходных транзисторах.
6.3. Параметрическая оптимизация цифровых КМОП схем на проходных
транзисторах.
6.4. Структурная оптимизация цифровых КМОП схем на проходных
транзисторах
6.5. Выводы.
Глава 7. Анализ помехоустойчивости цифровых КМОП схем.
7.1. Методы определения логических корреляций между сигналами
цифровой схемы.
7.2. Методы анализа помех в цифровой схеме на основе корреляций
между сигналами
7.3. Анализ помехоустойчивости цифровой схемы па основе результатов
временного анализа.
7.4. Выводы.
Глава 8. Характеристика программного обеспечения и экспериментальные
т результаты.
8.1. Характеристика программного обеспечения, реализующего структурную и
параметрическую оптимизацию цифровых КМОП схем.
8.2. Экспериментальные результаты по параметрической оптимизации
цифровых КМОП схем
8.3. Экспериментальные результаты по структурной оптимизации
цифровых КМОП схем
8.4. Выводы
Заключение.
Литература


Успехи в развитии технологии СБИС привели к значительному уменьшению размеров элементов и, как следствие, к сильному росту емкостей связи межсоединений. Становится обычным, что -% от полной емкости межсоединения составляют емкости связи с другими межсоединениями. Эта тенденция приводит к увеличению помех, индуцированных в цени из-за нежелательных переключений соседних цепей, что приводит к необходимости разработки алгоритмов и программ анализа помехоустойчивости [-]. При анализе помех в цифровых схемах узел схемы, в котором рассматривается помеха, обычно называют узлом-жертвой, тогда как соседние узлы, индуцирующие помеху, называют узлами* агрессорами. Узел-жертву вместе со связанными с ним узламн-агрессорами будем называть кластером. Говорят, что имеет место функциональная помеха, если узел-жертва находится в стационарном состоянии, тогда как узлы-агрессоры переключаются, индуцируя в узле-жертве импульс помехи, который может привести к логически неправильной работе схемы. Говорят, что имеет место помеха задержки, если узел-жертва переключается одновременно с узлами-агрсссорами, что увеличивает или уменьшает задержку переключения узла-жертвы и может привести к нарушению требований к быстродействию схемы. Алгоритмы и программы анализа помехоустойчивости обычно предполагают, что все узлы-агрессоры в кластере переключаются одновременно и в одном направлении [,,]. При этом предположении помехи, индуцированные каждым из агрессоров, складываются, что приводит к максимально возможному составному импульсу помехи и чрезмерно консервативному анализу (т. Следовательно, помеха, являющаяся результатом анализа, не учитывающего временных и логических корреляции, может быть сильно переоценена, что приводит к так называемой ложной фатальной помехе. Это особенно важно в случаях, когда кластер содержит большое количество агрессоров ( и более), что часто имеет место на практике. В этой ситуации величина помехи, получаемая при консервативном подходе, будет крайне велика, тогда как реализация сценария одновременного переключения агрессоров очень маловероятна ввиду присущих схеме временных и логических корреляций. Промышленные программы анализа помехоустойчивости используют временные корреляции между сигналами, существующие в схеме, для уменьшения пессимизма оценки максимальной помехи посредством идентификации ситуаций, когда два узла-агрсссора не могут переключаться одновременно. Простейшими примерами таких ситуаций являются случаи, когда два узла-агрсссора переключаются в различных тактовых периодах или когда один агрессор переключается в ранней части, а другой - в поздней части одного и того же тактового периода. Для определения того, когда узел может переключаться, так называемые окна переключения распространяются по схеме с использованием статического временного анализа [-]. После того, как окна переключения найдены для каждого агрессора, определяется возможность наложения окон для набора агрессоров. Важно подчеркнуть, что данный подход по своей природе локален, что означает идентификацию окон переключения по отдельности для каждого узла-агрессора, поэтому такой вид анализа весьма эффективен. Простой пример такой ситуации показан на Рис. Подход, использующий окна переключения (временные окна), не обнаруживает также ситуации, когда узлы не могут переключаться одновременно в одном направлении, например являясь соединенными через инвертор. Следовательно, этот подход не обнаруживает все ложные фатальные помехи, хотя он и показал себя на практике относительно эффективным []. Рис. Корреляции между агрессорами: а) временные, б) логические. Для того, чтобы идентифицировать все ложные фатальные помехи, необходимо принимать во внимание как временные, так и логические корреляции. В [] показано, что в общем виде эта проблема может быть представлена как проблема поиска наихудшей пары входных векторов, что может быть сформулировано как оптимизационная задача с булевскими ограничениями. В [] для аналогичной цели был предложен метод, основанный на CODC (compatible observability don’t care set), т.