Теоретические основы синтеза схем быстродействующих устройств распределенной децентрализованной координации параллельных микропрограмм в мультиконтроллерах

• Автор: Зотов, Игорь Валерьевич
• Шифр специальности: 05.13.05
• Научная степень: Докторская
• Год защиты: 2006
• Место защиты: Курск
• Количество страниц: 383 с. : ил.

1. Задачи логического управления и их решение в базисе логических мультиконтроллеров.

1.1. Задачи, алгоритмы и устройства логического управления.

1.2. Архитектура логических мультиконтроллеров.

1.2.1. Принципы организации логических мультиконтроллеров.

1.2.2. Архитектура контроллеров ЛМК.

1.2.3. Организация коммуникационных средств ЛМК.

1.3. Реализация алгоритмов логического управления

в мультиконтроллерах

1.3.1. Особенности и описание класса реализуемых алгоритмов

1.3.2. Отображение алгоритмов управления на ЛМК.

1.3.3. Синтез и размещение компонентных микропрограмм.

1.3.4. Организация взаимодействия компонентных микропрограмм
2. Организация распределенного децентрализованного управления
координацией микропрограмм в логических мультиконтроллерах.
2.1. Обобщенная математическая модель коллектива устройств
управления координацией.
2.1.1. Формализация представления процесса координации параллельных ветвей микропрограмм.
2.1.2. Синтез топологической структуры коллектива устройств управления координацией.
2.1.3. Обобщенная математическая модель устройства
управления координацией.
2.1.4. Синтез модели коллектива устройств управления координацией
2.1.5. Интерпретация модели коллектива устройств
управления координацией.
2.2. Процедуры распределенного децентрализованного управления
координацией микропрограмм.
2.2.1. Процедура распределенной циклической рассылки.
2.2.2. Процедура активизации.
2.2.3. Обоснование корректности процедур управления координацией
3. Организация и синтез устройств управления координацией
микропрограмм и контроллеров на их основе.
3.1. Архитектура устройств управления координацией
3.1.1. Организация коллектива устройств управления координацией
3.1.2. Обобщенная архитектура устройства управления координацией
3.1.3. Особенности организации блоков управления
активизацией микропрограмм
3.1.4. Интерфейс управления координацией микропрограмм.
3.2. Метод синтеза устройств управления координацией
3.2.1. Этапы синтеза и особенности их выполнения.
3.2.2. Схемная интерпретация переходов и позиций
объединенной сети Петри.
3.3. Структурнофункциональная организация контроллеров
с устройствами управления координацией.
3.3.1. Функциональные схемы контроллера матричного ЛМК.
3.3.2. Форматы микрокоманд контроллера.
3.3.3. Процесс функционирования контроллера в составе матричного ЛМК
4. Сравнительная оценка быстродействия и аппаратной сложности коммуникационных средств контроллеров с устройствами
управления координацией микропрограмм.
4.1. Порядок проведения сравнительной оценки
4.1.1. Порядок оценки быстродействия коммуникационных
средств.
4.1.2. Порядок оценки аппаратной сложности коммуникационных средств
4.2. Результаты аналитического исследования.
4.2.1. Оценка быстродействия коммуникационных средств ЛМК
4.2.2. Оценка аппаратной сложности коммуникационных
средств ЛМК.
4.3. Организация и результаты вычислительного эксперимента
4.3.1. Порядок проведения вычислительного эксперимента.
4.3.2. Архитектура инструментальных программных средств имитационного моделирования.
4.3.3. Результаты имитационного моделирования
Выводы.
5. Декомпозиция и преобразование параллельных алгоритмов логического управления в коллектив параллельных микропрограмм.
5.1. Постановка задач декомпозиции
5.2. Параллельнопоследовательный редукционный метод декомпозиции
5.2.1. Общая характеристика метода. Основные определения.
5.2.2. Поиск базового сечения
5.2.3. Организация перебора смежных сечений
5.2.4. Межблочное распределение вершин сечений.
5.2.5. Особенности разбиения алгоритмов с циклами
5.2.6. Процедура синтеза разбиения.
5.2.7. Синтез частных алгоритмов.
5.3. Синтез коллектива компонентных микропрограмм
5.3.1. Типизация, структурирование, форматирование
и распределение микрокоманд
5.3.2. Правила разметки микропрограмм. Идентификация
адресов перехода.
6. Сравнительная оценка методов декомпозиции алгоритмов
логического управления.
6.1. Исследование качества получаемых решений
6.1.1. Методика оценки качества решений. Постановка
вычислительного эксперимента.
6.1.2. Архитектура инструментальных программных средств
6.1.3. Результаты вычислительного эксперимента.
6.2. Оценка затрат времени на формирование разбиений.
6.2.1. Аналитическая оценка временной сложности
процедур разбиения.
6.2.2. Оценка трудоемкости формирования разбиения
Заключение
Библиографический список
ПРИЛОЖЕНИЕ
ПРИЛОЖЕНИЕ
ПРИЛОЖЕНИЕ
ПРИЛОЖЕНИЕ
ПРИЛОЖЕНИЕ
Список принятых сокращений
АП адрес перехода
АСУТП автоматизированная
система управления
технологическими процессами
БВНПС блок выбора направления
передачи сообщений
БООС блок организации очереди
сообщений
БПМП блок памяти
микропрограмм
БФАМК блок формирования
адреса микрокоманды
ГТИ генератор тактовых
импульсов
ГСА графсхема алгоритма ДМО дешифратор микроопераций КЛ коммутационная логика КОп код операции КС коммуникационная сеть КСВУ коммутатор связи с верхним уровнем
КСОУ коммутатор связи с
объектом управления
КЭ коммуникационный элемент
ЛМК логический
мультиконтроллер
ЛУ логическое условие
МКС микроконтроллерная сеть
МО микрооперация
МПК микропрограммный контроллер
МСА матричная схема алгоритма МУУ микропрограммное управляющее устройство ПарГСА параллельная графсхема алгоритма
ПЛИС программируемая
логическая интегральная схема
РАМК регистр адреса
микрокоманды
РМК регистр микрокоманд
СБИС сверхбольшая интегральная
УЛУ устройство логического управления
УС управляющее сообщение УУВУ устройство управления верхнего уровня ФЭ функциональный элемент ЭВ эквивалентный вентиль
Введение


Подавляющее большинство известных разработок ориентированы на полносвязную топологию , , 9, , 3, 1. Имеются технические решения МПК для мультиконтроллеров с шинной 4, , кольцевой 8, , и матричной топологией КС. В полносвязных I каждый контроллер непосредственно связан со всеми остальными МПК см. Обобщенная структурная организация контроллера полносвязного ЛМК показана на рис. Взаимодействие таких контроллеров обеспечивается путем включения в них коммутаторов К и добавления коммутационной логики КЛ в БФАМК К и КЛ с соответствующими связями образуют коммуникационный элемент МПК. В простейшем случае коммутатор К выполняет функции демультиплексора, что позволяет реализовать последовательное попарное взаимодействие МПК с другими контроллерами 6. При использовании более сложного коммутатора обеспечивается возможность обмена информацией одного МПК с несколькими контроллерами одновременно 5, . Основным недостатком полносвязных ЛМК является большое число межмодульных связей, которое пропорционально квадрату числа контроллеров. Это резко усложняет техническое проектирование ЛМК в частности, трассировку электрических соединений и возможность включения в мультиконтроллер дополнительных модулей наращиваемость. Рис. В ЛМК с шинной топологией КС каждый контроллер связан с остальными МПК через общую шину или шины см. Алгоритм взаимодействия контроллеров в таких ЛМК немного усложняется по сравнению с полносвязными структурами за счет необходимости реализации арбитража при доступе к шине. Рис. Обобщенная структурная схема контроллера ЛМК с шинной топологией показана на рис. Для организации взаимодействия таких контроллеров в них вводится коммутатор, поддерживающий функции шинного арбитра ША, а также коммутационная логика КЛ. К контроллеров полносвязных ЛМК, в то же время сложность КЛ оказывается невысокой. Как правило, в шинных ЛМК обеспечивается только последовательное попарное взаимодействие контроллеров, однако возможен и групповой обмен информацией ,2,0. Рис. Основным недостатком ЛМК с шинной топологией является существенный рост времени межмодульного обмена с увеличением числа контроллеров 9. Это ограничивает наращиваемость мультиконтроллера. ЛМК с общей шиной целесообразно применять при относительно небольшом числе контроллеров, как правило, не более при использовании моделей группового межмодульного обмена 2 это предельное значение может быть увеличено в несколько раз. Особенностью мультиконтроллеров с кольцевой и матричной топологией является наличие непосредственных связей между ограниченным числом МПК 9. Взаимодействие контроллеров сводится к обмену сообщениями через КС. При этом в общем случае сообщение движется через цепочку промежуточных транзитных КЭ пока не достигнет КЭ приемника. В кольцевых ЛМК число возможных вариантов маршрутов передачи сообщений невелико , в то время как в матричных возможен выбор из большого числа альтернативных маршрутов . На рис. Рис. Кольцевые ЛМК могут использовать как однонаправленные см. В случае однонаправленных каналов снижается аппаратная сложность КЭ контроллеров, упрощается управление межмодульным взаимодействием, уменьшается сложность реализации управляющих алгоритмов , , , 4, однако при этом ограничивается число альтернативных маршрутов передачи сообщений и как следствие снижается устойчивость ЛМК к отказам отдельных КЭ. Применение в кольцевых ЛМК двунаправленных каналов позволяет частично устранить перечисленные недостатки за счет усложнения схем КЭ и алгоритма управления обменом. Для увеличения числа альтернативных маршрутов и уменьшения расстояний между взаимодействующими контроллерами используется хордальная хордокольцевая топология ЛМК см. В таких мультиконтроллерах удается аппаратно обеспечить режим устойчивости к отказам отдельных МПК , , при этом снижается среднее время межмодульного взаимодействия. В то же время увеличивается число межмодульных каналов связи, в результате чего усложняются алгоритмы управления взаимодействием и схемы КЭ. На рис. ЛМК 9 организация МПК в случае однонаправленной и хордальной топологии аналогична ,,4. Рис.