Вычислительные устройства с параллельной и изменяемой архитектурой для задач обработки изображения

• Автор: Аряшев, Сергей Иванович
• Шифр специальности: 05.13.05
• Научная степень: Кандидатская
• Год защиты: 2002
• Место защиты: Москва
• Количество страниц: 165 с. : ил

ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ

1. Анализ области применения, обработка изображения в реальном времени.

1.1. Постановка задачи.

1.1.1. Характеристики обрабатываемых изображений.

1.1.2. Обработка в реальном времени

1.1.3. Этапы обработки изображений в реальном времени

1.2. Методы обработки телевизионных и тепловизионных

изображений

1.2.1. Фильтрация.

1.2.2. Повышение контрастности

1.2.3. Выделение контуров.
1.2.4. Распознавание по эталону.
1.2.5. Распознавание с преобразованием
1.3. Требования к производительности вычислительной
системы
1.3.1. Оценка объема вычислений для алгоритма свертки
1.3.2. Оценка объема вычислений при реализации БПФ
1.4. Нейросетевые алгоритмы распознавания образов
Выводы.
2. Вычислительные устройства с параллельной и изменяемой архитектурой.
2.1. Выбор вычислительных устройств, удовлетворяющих поставленным требованиям
2.1.1. Классификация вычислительных устройств
2.1.2. Универсальные процессоры.
2.1.3. Цифровые процессоры
2.1.4. Многопроцессорные системы
2.1.5. Специализированные вычислительные устройства
2.2. Нейрокомпьютеры, как специализированные вычислительные
устройства
2.2.1. Общие характеристики
2.2.2. Эмуляционный подход
2.2.3. Аппаратные нейрочипы.
2.3. Перепрограммируемые вычислительные устройства на базе БРв А микросхем
2.4. Разработка вычислительных устройств с параллельной и изменяемой архитектурой
2.4.1. Этапы разработки.
2.4.2. Параметры вычислительных устройств.
2.4.3. Принципы разработки и методы реализации
архитектуры
2.4.4. Методы повышения производительности
2.5. Реализация вычислительных устройств с изменяемой
архитектурой.
2.5.1. Краткое описание вычислителя.
2.5.2. Структурная схема
2.5.3. Основные характеристики
2.6. Программное обеспечение вычислительных устройств с
параллельной и изменяемой архитектурой.
2.6.1. Идеи разработки программного обеспечения
2.6.2 Характеристики программного обеспечения
2.6.3. Библиотеки узлов и функций.
2.6.4. Методика решения задач обработки изображения при использовании вычислительных устройств с изменяемой архитектурой
Выводы
3. Управляющий процессор
3.1. Краткое описание и структурная схема.
3.2. Методы разработки и моделирования
3.3. Регистры и память программ.
3.4. Набор команд
3.4.1. ШБС команды.
3.4.2. У1ЛУ команды.
3.5. Конвейер с изменяемой глубиной
3.6. Аппаратные способы повышения производительности
3.7. Программное обеспечение
3.7.1. Среда разработки
3.7.2. Транслятор
3.7.3. Трассировщик
3.7.4. Пример программ.
Выводы.
4. Блок векторной обработки
4.1. Общие подходы
4.1.1. Пространственный и временной параллелизм
4.1.2. Векторная обработка и потоковая машина
4.1.3. Вычислительные ресурсы БРвА микросхем
4.2. Реализация блока векторной обработки для ряда задач обработки
изображений
4.2.1. Методы разработки.
4.2.2. Схема перемножения хматриц
4.2.3. Схемы реализаций нейронных сетей
4.2.4. Архитектура для алгоритмов работы в окне
4.2.5. Использование в других областях.
4.3. Производительность вычислительных устройств
4.3.1. Оценочная производительность
4.3.2. Реальная производительность.
4.3.3. Зависимость производительности от разрядности
и количества вычислительных элементов
4.4. Каскадирование вычислительных устройств
4.4.1. Устройство управления последовательным каналом
4.4.2. Построение вычислительных систем
4.5. Дальнейшее развитие вычислительных устройств.
Выводы
ЗАКЛЮЧЕНИЕ.
СПИСОК ЛИТЕРАТУРЫ


Вычислительные устройства с параллельной и изменяемой архитектурой для задач обработки изображения, реализованные на базе РРвА, объединяющие достоинство программируемости универсальных процессоров и производительность специализированных процессоров и позволяющие получить на ряде задач производительность, превышающую более чем в 0 раз производительность универсальных процессоров. Отличительной чертой таких вычислительных устройств является изменяемая архитектура, что позволяет эффективно адаптировать архитектуру вычислительного устройства под структуру задачи и повысить удельную производительность за счет устранения аппаратной избыточности. Методика реализации на предлагаемых вычислительных устройствах алгоритмов обработки изображения. Предлагаемая методика позволяет сократить срок разработки и добиться максимальной производительности специализированного вычислительного устройства для конкретной задачи из исследованной области. Программное обеспечение и типовые узлы управляющего процессора и блока векторной обработки, позволяющие в полуавтоматическом режиме проводить разработку аппаратных узлов и программных функций, в несколько раз (3-, в зависимости от задачи) сокращающие время и стоимость разработки специализированного процессора для задач обработки изображения. Схемотехнические решения узлов управляющего процессора позволяющие поднять его производительность на ряде микропрограмм в 2-4 раза, относительно стандартной реализации коммуникационного ЛС процессора. Схемотехнические решения узлов блока векторной обработки, позволяющие реализовать принципы адаптивности и многофункциональности. Возможность настройки вычислительных элементов блока векторной обработки на конкретный алгоритм, изменяя разрядности операндов, настраивая потоки данных и внутреннюю структуру, обеспечивает способность увеличивать производительность устройства в 2- раз, относительно универсальной реализации. Варианты построения многопроцессорных систем с использованием вычислительных устройств с параллельной и изменяемой архитектурой, связанных посредством высокопроизводительного внешнего канала обмена информацией, и принципы дальнейшего развития вычислительных устройств с параллельной и изменяемой архитектурой. Разработаны и исследованы вычислительные устройства с параллельной и изменяемой архитектурой для решения ряда задач обработки изображения в реальном времени, позволяющие получить выигрыш производительности на ряде задач по сравнению с универсальным процессором более чем в 0 раз, и не имеющие отечественных аналогов. Проведены развитие и формализация методов проектирования вычислительного устройства с параллельной и изменяемой архитектурой. Приведена методика реализации алгоритмов на предлагаемых вычислительных устройствах. Предложены программное обеспечение и библиотека узлов и микропрограмм, которые позволяют реализовывать алгоритмы обработки изображения в полуавтоматическом режиме. Использование библиотеки узлов позволяет выполнять изменение архитектуры процессора (разрядность, количество регистров, добавление специальных операций) и набора команд, выбирать архитектуру вычислительных элементов в соответствии с поставленной задачей и требованиями к производительности. Разработаны узлы управляющего процессора и блока векторной обработки, позволяющие сократить время и стоимость разработки специализированного процессора для задач обработки изображения. Реализован и внедрен в серийное производство вычислитель с перепрограммируемой архитектурой. Получена практическая реализация принципа адаптивности и многофункциональности. Приведенные в работе алгоритмы и вычислительные устройства использовались в разработках, проводимых в рамках опытноконструкторской работы «Разработка нейровычислителя и нейроалгоритмов обработки телевизионной, тепловизионной и радиолокационной информации». Разработанные типовые блоки управляющего процессора, коммуникационного канала и вычислительных элементов использовались при разработке процессорного ядра интеллектуального коммуникационного адаптера, блоков графического ускорителя. Всероссийской научно-технической конференции “Нейроинформатика-”, “Научная сессия МИФИ-”, МИФИ, г.