Разработка системы взаимосвязи блоков для микропроцессоров семейства МЦСТ-R

• Автор: Щербина, Николай Александрович
• Шифр специальности: 05.13.05
• Научная степень: Кандидатская
• Год защиты: 2014
• Место защиты: Москва
• Количество страниц: 117 с. : ил.

Содержание
Введение
Глава

Сетевые методологии взаимосвязи в микропроцессорах

1.1 Сети межсоединений в вычислительной технике

1.2 Различные домены П

1.3 Возникновение сетевых методологий взаимосвязи в СнК

1.4 Задачи решаемые внедрением сетевых методологий взаимосвязи блоков СнК

1.5 Цели представленной работы

1.6 Области внедрения СМ взаимосвязи блоков микропроцессора

1.7 Особенности реализации СМ в микропроцессорах

Глава
Уровневая организация взаимосвязи блоков микропроцессора
2.1 Предпосылки формирования
2.2 Обеспечение качества обслуживания при пересылке сообщений через коммутационное поле
2.3 Обмен между оконечными объектами системы взаимосвязи
блоков
2.4 Синхронизация
2.5 Иерархия функций взаимосвязи блоков микропроцессора МЦСТ-ЮООО
2.6 Введение микроархитектурных слоев в общую функциональную иерархию ОВ
Глава
Реализация уровней взаимосвязи блоков в микропроцессоре МЦСТ-ШООО

3.1 Общая характеристика базового микропроцессора
3.2 Транзакции между блоками
3.3 Оборудование уровней взаимосвязи функциональных блоков
3.4 Реализация функций сетевого уровня
3.5 Пересылка транзакций при реализации функций транспортного уровня
3.6 Реализация функций сеансового уровня
Глава
Анализ эффективности разработанного оборудования взаимосвязи блоков
4.1 Измерительный стенд
4.2 Требования QoS
4.3 Производительность механизмов сетевого уровня
4.4 Анализ общей производительности оборудования взаимосвязи блоков микропроцессора
Глава
Перспективы развития сетевых методологий взаимосвязи блоков в микропроцессора семейства «Эльбрус» будущих поколений
5.1 Развитие технологических уровней ОВ
5.2 ОВ СнК МЦСТ-RIOOO при интеграции новых функциональных блоков
5.3 Перспективы развития ОВ СнК МЦСТ-RIOOO в сеть на кристалле
5.4 Направления исследований для перехода процесса проектирования микропроцессоров семейства «Эльбрус» к созданию сетей на кристаллах
Заключение
Список литературы

Введение
Передовой уровень вычислительных средств семейства МЦСТ-R [1] обусловил постоянно растущую потребность их использования в ряде ответственных применений — стационарных и перебазируемых, различных по функциям, режимам и основным характеристикам.
Рассматривая роль этого фактора в проектных решениях по линии стандартной архитектуры SPARC, можно условно выделить два этапа, ассоциируемых с базовыми типами микропроцессоров. Первый из них был связан с выпуском вычислительных, комплексов (ВК) Эльбрус-90микро на основе одноядерных микропроцессоров МЦСТППбО и МЦСТ-К500 (восьмая версия архитектуры SPARC, тактовая частота, соответственно, 150 МГц и 500 МГц). Предполагаемый спектр применений перекрывался несколькими моделями ВК с близкой структурой, связывающей основные блоки через шину MBUS, но различным составом процессорных модулей, блоков памяти, периферии и разными форм-факторами. Гибкость внешней конфигурации обеспечивалась системой внешних интерфейсов, позволяющих прямыми каналами объединять ВК некоторых моделей в многомашинные комплексы, подключать локальные и удаленные устройства ввода/вывода через периферийные шины и высокоскоростные локальные сети. Особо можно отметить выполненный в общем потоке этих разработок четырехпроцессорный модуль MV/C на базе микропроцессора ML(CT-R500. В основном повторяя структуру ВК Эльбрус-90микро, он рассчитан на встраиваемые и мобильные применения, а потому оформлен в малогабаритном конструктиве и имеет урезанный состав модулей.
На втором этапе компания в основном ориентировалась на выпуск микропроцессорных модулей. С использованием микропроцессора МЦСЛЧ1500 были спроектированы еще два типа заказных модулей, отличающихся внешним полем и форм-факторами, после чего базовым
От нее в определяющей степени зависели решения, принятые при формировании иерархической структуры функций взаимосвязи блоков разрабатываемого микропроцессора.
Рис. 2.
Упрощенное представление блоков микропроцессора и связей между ними.
В отличии от предыдущего здесь отсутствует LLCCF, процессорные ядра с кэшпамятью последнего уровня представляют единый домен (Cores & LLC domain).
Как указывалось выше, анализ взаимосвязи блоков в данной конфигурации облегчается тем, что, рассматривая функции сетевого уровня, в нем правильно принять во внимание только связи типа U-N (user-network, пользователь-сеть), относящиеся к интерфейсу блоков и NBCF, в то время как связи типа N-N (network-network, сеть-сеть), задающие интерфейс узлов в коммутационной подсети, здесь из рассмотрения исключаются.