Методы ускоренных испытаний сверхбольших интегральных микросхем на надежность

• Автор: Дорошевич, Павел Викторович
• Шифр специальности: 05.02.23
• Научная степень: Кандидатская
• Год защиты: 2015
• Место защиты: Москва
• Количество страниц: 109 с. : ил.

СОДЕРЖАНИЕ

СОДЕРЖАНИЕ
ВВЕДЕНИЕ
1 АНАЛИЗ И ОБОБЩЕНИЕ РЕЗУЛЬТАТОВ ИСПЫТАНИЙ
СВЕРХБОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ
1.1 Анализ и обобщение результатов испытаний сверхбольших
интегральных схем на безотказность, наработку до отказа и электротермотренировку
1.2 Возможные методы ускоренных испытаний сверхбольших
интегральных схем
1.2.1 Методы расчетно-экспериментального прогнозирования надежности на этапе разработки
1.2.2 Оценка надежности микросхем методом физико-технической экспертизы
1.2.3 Оценка надежности по моделям механизмов отказов
1.2.4 Оценка интенсивности отказов по результатам испытаний.
1.2.5 Методы контроля качества и надежности микросхем путем анализа элементного состава характеристик материалов и микросхем
1.2.6 Прогнозирование показателей надежности на основе ускоренных испытаний тестовых структур
1.2.7 Прогнозирование интенсивности отказов сверхбольших интегральных схем по результатам
электротермотренировки
ВЫВОДЫ

2 ВИДЫ И ПРИЧИНЫ ОТКАЗОВ СВЕРХБОЛЬШИХ
ИНТЕГРАЛЬНЫХ СХЕМ. МЕТОДЫ ПРОВЕДЕНИЯ ИСПЫТАНИЙ
2.1 Виды и причины отказов сверхбольших интегральных схем
2.2 Методы проведения испытаний для определения энергии активации
2.2.1 Определение значения энергии активации по накопленным данным
2.2.2 Определение значения энергии активации по результатам испытаний со случайно возрастающей
нагрузкой
2.2.3 Определение значения энергии активации по результатам электротермотренировки
2.2.4 Определение значения энергии активации на основе параллельных выборок в различных режимах
ВЫВОДЫ
3 ЭКСПЕРИМЕНТАЛЬНЫЕ ИССЛЕДОВАНИЯ ПО
ОПРЕДЕЛЕНИЮ ЭНЕРГИИ АКТИВАЦИИ
3.1 Методики проведения форсированных ступенчатых испытаний сверхбольших интегральных схем
3.2 Результаты испытаний сверхбольших интегральных схем
3.2.1 Анализ деградации электрических параметров
сверхбольших интегральных схем в процессе испытаний

3.2.2 Определение энергий активации механизмов отказов
сверхбольших интегральных схем
ВЫВОДЫ

4 МЕТОД УСКОРЕННЫХ ИСПЫТАНИЙ НА БЕЗОТКАЗНОСТЬ
И НАРАБОТКУ ДО ОТКАЗА
4.1 Определение коэффициента ускорения отказов сверхбольших
интегральных схем
4.2 Определение границ области допустимого форсирования
4.3 Определение констант ускорения л и а в моделях коэффициента
ускорения от тока и напряжения
4.4 Определение энергии активации на основе параллельных
испытаний выборок в различных режимах
4.5 Примеры ускоренных испытаний на наработку до отказа
ВЫВОДЫ
ЗАКЛЮЧЕНИЕ
СПИСОК ЛИТЕРАТУРЫ

(1.24)
где и2 и и3 - логарифмы медиан наработки до отказа тестовых структур в выборках 2 и 3 при плотностях тока (напряжения) ^ (иг), Jъ (и3) и при
В случае если температура элементов тестовых структур при испытаниях выборки 2 отличается от температуры элементов в выборке 3, то в расчетах констант п и а следует вместо значения /л2 использовать значение д23, рассчитанное по формуле 1.25.
Коэффициент ускорения отказов тестовых структур рассчитывают по формулам (2), (4) раздела 2 основного текста [2].
3. В качестве исходных значений сг, /л, Ку для дальнейших расчетов показателей надежности тестовых структур в нормальных реяшмах выбирают значения, полученные для той выборки, у которой больше значение а.
Значение логарифма медианы наработки до отказа в нормальном режиме определяют по формуле 1.26.
Оценку показателей долговечности СБИС (ТРг, Тнм) проводят графически, в следующем порядке:
1) находят точку с координатами с10ТК = 0,5 и /у,;
2) параллельно линии распределения отказов, построенной для ускоренного режима испытаний и использованной для определения величины цн, через найденную точку проводят линию распределения наработки до отказа в нормальном режиме;
3) определяют величину логарифма гамма-процентной наработки до отказа (^7'0 0Ч). как значение ординаты, соответствующей накопленной доле отказов, равной 0,05г?,, где - доля отказов и рекламаций микросхем, связан-
2КР ЗКР
(1.25)
Мн =М + &Ку
(1.26)