Автономные системы управления на базе динамически реконфигурируемых процессоров для промышленных роботов

• Автор: Павельев, Сергей Александрович
• Шифр специальности: 05.13.06
• Научная степень: Кандидатская
• Год защиты: 2013
• Место защиты: Москва
• Количество страниц: 194 с. : ил.

Содержание
Список условных сокращений и обозначений
Введение
1. Исследование технологий автономных систем управления на базе реконфигурируемых блоков и детальное изучение происходящих в них процессов. Анализ адаптивных свойств поведения автономных систем, которое обеспечивается такими системами управления
2. Создание концепции дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС для осуществления автоматического обновления аппаратных средств автономных систем управления
3. Разработка системы управления для динамически реконфигурируемых процессоров
4. Разработка архитектуры динамически реконфигурируемого процессора для автономной системы управления
Заключение
Список использованной литературы

Список условных сокращений и обозначений
АВУ - адаптивное вычислительное устройство АЛУ - арифметико-логическое устройство АО - алгоритмическое обеспечение АСД - адаптивное сжатие данных АЦП - аналого-цифровой преобразователь ДРВ - динамически реконфигурируемый вычислитель ДР ПЛИС - динамически реконфигурируемая программируемая логическая интегральная схема
ДРС - динамически реконфигурируемая система обработки информации
ДРМ - динамически реконфигурируемый модуль ЗУ - запоминающее устройство
КВУ - комплементарное вычислительное устройство
НРС - нормальное рабочее состояние
ОЗУ - оперативное запоминающее устройство
ООП - объектно-ориентированное программирование
ОП - оперативная память
ОСРВ - операционная система реального времени ПД - память данных
ПЗУ - постоянное запоминающее устройство ПК - память конфигураций
ПЛИС - программируемая логическая интегральная схема
1111 - память программ
111111 - память программ процессора
ПТФ - прямые тригонометрические функции
ПЦОС - процессор цифровой обработки сигналов
РСП - реконфигурируемый сопроцессор
РУМ - резервный управляющий модуль
СБИС - сверхбольшая интегральная схема
СНАС - самонастраивающаяся адаптивная система
СИР - состояние неработоспособности
СОАС - самоорганизующаяся адаптивная система
У О - устройство обработки
У АСД - устройство адаптивного сжатия данных
ЦАП - цифро-аналоговый преобразователь
ЦСП - цифровой сигнальный процессор
ЭВМ - электронно-вычислительная машина
ЭВС - электронно-вычислительное средство

CISC - Complete (Complex) Instruction Set Computer
DISC - Dynamic Instruction Set Computer
DMA - Direct Memory Access
DPMC - Dual-Port Memory Controller
DSP - Digital Signal Processor
EAB - Embedded Array Block
FIFO - First Input First Output
FPGA - Field Programmable Gate Array
FRAM - Ferromagnetic Random Access Memory
HPI - Host-Port Interface
I2C - Inter-IC bus
ISA - Industrial Standard Architecture
JPEG - Joint Photographic Experts Group
JTAG - Joint Test Automation Group
LZW - Lempel-Ziv-Welch encoding
MAC - Multiplication and Accumulation
MIMD - Multiply Instruction Multiply Date
MPEG - Motion Pictures Experts Group
NOP - No OPerations
PAM - Programmable Active Memories
PCI - Peripheral Component Interconnect
PE - Processing Element
RAM - Random Access Memory
RISC - Reduced Instruction Set Computer
RLE - Run-Length Encoding
RTOS - Real-Time Operating System
RTCP - Real-Time Control Protocol
RTP - Real-time Transport Protocol
RTSP - Real-Time Streaming Protocol
SCU - Standby Control Unit
SDRAM - Synchronous Dynamic Random Access Memory
SISD - Single Instruction Single Date
SIMD - Single Instruction Multiply Date
SPI - Serial Peripheral Interface
SPIHT - Set Partitioning in Hierarchical Trees
SRAM - Static Random Access Memory
VHDL - Very high speed integrated circuits Hardware Description Language

масштабирование таких ДРС не представляет большой сложности -достаточно просто нарастить число ДРМ. Это позволяет создавать вычислительные комплексы высокой производительности, обладающие, кроме всего прочего, способностью адаптироваться к решаемым задачам.
Другой вариант вычислителя (рис. 1.19), имеющий сходство с ДРВ и DISC, называется Programmable Active Memories (РАМ), что можно перевести как «программируемые активные запоминающие устройства». Он также построен на базе ДР ПЛИС и является виртуальной машиной, управляемой обычным микропроцессором, который динамически конфигурирует массив ПЛИС, каждая из которых рассматривается как заказная микросхема, способная менять свое функциональное назначение с течением времени [71]. По периметру к массиву ПЛИС подключены модули оперативной памяти [71]. РАМ для обмена данными использует системную шину [71], что позволяет существенно увеличить скорость приема-передачи данных.
---------------External
: devices

Рис. 1.19. Обобщенная структурная схема РАМ Подобная архитектура нашла применение при реализации нейронных сетей, алгоритмов двумерной свертки, алгоритмов компрессии, анализа и синтеза звуковых сигналов, изображений и видеоданных, криптографических систем, численных методов решения уравнений, а также при решении задач из области физики высоких энергий, термодинамики, астрономии, трехмерного моделирования и стереовидения [71].
Очевидно, что существуют или есть возможность создать и другие подобные архитектуры ДРС, которые будут отличаться производительностью, потребляемой мощностью, применяемой элементной базой, сложностью масштабирования, доступностью и уровнем инструментов (низко- и высокоуровневые), предназначенных для реализации конечных приложений. Однако все они будут основаны на одном и том же принципе: динамически реконфигурируемый элемент используется в