+
Действующая цена700 499 руб.
Товаров:
На сумму:

Электронная библиотека диссертаций

Доставка любой диссертации в формате PDF и WORD за 499 руб. на e-mail - 20 мин. 800 000 наименований диссертаций и авторефератов. Все авторефераты диссертаций - БЕСПЛАТНО

Расширенный поиск

Проектирование структуры межсоединений программируемых логических интегральных схем

  • Автор:

    Быстрицкий, Алексей Викторович

  • Шифр специальности:

    05.27.01

  • Научная степень:

    Кандидатская

  • Год защиты:

    2012

  • Место защиты:

    Воронеж

  • Количество страниц:

    143 с. : ил.

  • Стоимость:

    700 р.

    499 руб.

до окончания действия скидки
00
00
00
00
+
Наш сайт выгодно отличается тем что при покупке, кроме PDF версии Вы в подарок получаете работу преобразованную в WORD - документ и это предоставляет качественно другие возможности при работе с документом
Страницы оглавления работы

ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ
ГЛАВА Г Архитектурные особенности ПЛИС типа программируемые
пользователем вентильные матрицы
1 Л.ПЛИС типа ППВМ с одноуровневой структурой межсоединений
1.2.Технологии соединения трассировочных ресурсов ПЛИС
1.3.ПЛИС типа ППВМ с многоуровневой структурой межсоединениий
1 АПрограммные инструменты проектирования ПЛИС типа ППВМ с
одноуровневой структурой межсоединений
1.5.Выводы к главе
ГЛАВА 2.Проектирование многоуровневой структуры межсоединений ПЛИС типа ППВМ
2 Л .Принципы построения отечественных ПЛИС серии 5576
2.2.Проектирование структуры многоуровневых межсоединений для ПЛИС типа ППВМ с логической ёмкостью до 3-х млн эквивалентных вентилей
2.3.Проектирование маршрутизатора для ПЛИС с многоуровневой системой межсоединений
2.3.1 .Генерация маршрутизаторов и проверка разводимости
2.3.2.Результаты исследований разводимости маршрутизаторов
2.3.3.Топологическая оптимизация маршрутизатора
2.4.Проектирование соединительного блока
2.5.Выводы к главе
ГЛАВА 3.Проектирование кластера из адаптивных логических блоков для ПЛИС с многоуровневой системой межсоединений
3.1 .Структура кластера из адаптивных логических блоков для ПЛИС типа ППВМ
3.2.Разработка электрической схемы адаптивного логического блока
3.3.Расширенные режимы работы АЛМ
ЗАВыбор и оптимизация схемы сумматора
3.5.Проектирование схемы программимруемого комммутатора с локальных межсоединений на входы логического блока
3.6.Выбор источника сигнала для триггера
3.7.Выводы к главе
ОСНОВНЫЕ РЕЗУЛЬТАТЫ И ВЫВОДЫ
СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

ВВЕДЕНИЕ
В настоящее время в России широко используются программируемые логические интегральные схемы (ПЛИС) [1-10] в различных областях радиоэлектроники. Для повышения потребительских свойств продукции промышленность требует повышение степени интеграции ПЛИС, которая выражается в эквивалентной логической ёмкости. Эквивалентная логическая ёмкость — совокупный параметр, вклад в который дают основные составляющие ПЛИС: логические блоки (модули), встроенная память и встроенные специализированные блоки такие как умножители, блоки цифровой обработки сигналов (ГЖР-блоки), процессорные ядра и др. Достигнутая эквивалентная логическая ёмкость зарубежных ПЛИС составляет на настоящий момент более 10 млн. эквивалентных логических вентилей, изготовленных по технологическому процессу 28 нм [11-15].
Отечественная промышленность разработала и выпустила четыре типа ПЛИС серии 5576 максимальной логической ёмкостью 200 тыс. эквивалентных логических вентилей. Отставание от зарубежных изделий вызвано рядом факторов. Прежде всего, это отставание отечественной технологической базы уже более чем на порядок [2-9].
Вторым сдерживающим фактором является отсутствие проработанной методологии проектирования ПЛИС на заданном технологическом уровне. Архитектура отечественных ПЛИС серии 5576 привязана к ограничениям технологических процессов эпохи 0,5-0,35-0,25 мкм [4,5,7,8] и к устаревшей методологии проектирования трассировочных ресурсов ПЛИС с несегментированными межсоединениями, что не позволяет максимально повысить логическую ёмкость ПЛИС, используя преимущества, предоставляемые следующим поколением технологии уровня 180-130-90 нм, на которые ориентируется отечественная промышленность, с одной стороны появляются дополнительные слои металлизации, с другой существенно сильнее начинают проявляться физические эффекты глубокого субмикрона — реалии

которые необходимо учитывать, чтобы резко повысить логическую ёмкость и динамические характеристики современных ПЛИС. При использовании проектных норм 90 нм и разумном размере кристалла, на основании зарубежной практики, возможно проектирование и изготовление ПЛИС логической ёмкостью до 3-х миллионов эквивалениных логических вентилей.
Третьим ограничением в развитии нового поколения ПЛИС является отсутствие отечественных САПР ПЛИС, позволяющих учитывать и эффективно использовать особенности и преимущества разрабатываемых ПЛИС [2,3].
Основным предназначением ПЛИС является их использование при создании специализированных логических проектов пользователя. Этим своим назначением они являются родственными интегральным схемам специального применения (ASIC). По топологической реализации и соответствующим ей невозвратным инженерным расходам (NRE) ASIC могут быть реализованы на базовых матричных кристаллах (БМК), в виде схем на стандартных элементах или схем с полностью заказной топологией. По своим характеристикам и свойствам ПЛИС и ASIC являются противоположностями: преимущества одной являются недостатками другой и наоборот, соответственно. Достоинством ASIC является минимизированная площадь кристалла, высокое быстродействие, низкая динамическая мощность потребления, и наоборот достоинствами ПЛИС являются высокая серийность, возможность перепрограммирования, низкие невозвратные затраты пользователя [16].
Ранее были предприняты усилия по комбинированию подходов при реализации специализированных проектов [1-3]. При этом разработка и отладка проекта проводилась на ПЛИС, и уже отработанные проекты переводились в ASIC на БМК, обладающие стойкостью к внешним воздействующим факторам. К сожалению, в настоящее время отсутствуют отечественные структурированные БМК требуемой логической ёмкости, содержащие встроенные блоки памяти и вычислительные ресурсы (умножители или DSP-

Рисунок 1.26. Гетерогенная ПЛИС с общими трассировочными ресурсами [13]
Рисунок 1.27. Общие трассировочные ресурсы гетерогенной ПЛИС с использованием технологии соединений single-driver [13]

Рекомендуемые диссертации данного раздела

Время генерации: 0.127, запросов: 967