Исследование и разработка методов увеличения производительности интегральных схем многоядерных микропроцессоров на основе повышения эффективности коммутационной логики

• Автор: Путря, Федор Михайлович
• Шифр специальности: 05.27.01
• Научная степень: Кандидатская
• Год защиты: 2009
• Место защиты: Москва
• Количество страниц: 162 с. : ил.

СОДЕРЖАНИЕ
ВВЕДЕНИЕ

ОПРЕДЕЛЕНИЯ, ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ

1 Анализ принципов построения многоядерных систем и выявление основных причин снижения их производительности.
1.1 Тенденции в производстве современных вычислительных систем, миогоядерные процессоры

1.2 Обзор существующих многоядерных решений

1.3 Анализ и сравнение существующих методов коммутации для мпогоядерных систем

1.4 Методы борьбы с эффектом дальней памяти мультигрсдовость и увеличение регистрового файла

1.5 Характерные черты перспективных многоядерных систем

1.6 Проблема арбитража обращений к памяти в многоядерной системе

1.7 Организация обмена с внешними устройствами.

1.8 Выводы.
2 Алгоритм арбитража на основе динамического определения характеристик потоков обращений
2.1 Структура модели многоядерной системы
2.2 Методика комплексного сравнения алгоритмов арбитража.
2.2.1 Сравнение алгоритмов арбитража при обращении к одному разделяемому ресурсу.
2.2.2 Сравнение алгоритмов арбитража при обращениях к нескольким разделяемым ресурсам.
2.3 Разработка программного обеспечения для комплексного сравнения алгоритмов арби тража на различных конфигурациях многоядерных систем
2.4 Вариант аппаратной реализации алгоритма арбитража на основе динамического определения характеристик потоков обращений
2.4.1 Индикация высокой платности потоков
2.4.2 Выбор условия переключения между механизмами запуска смены приоритета для арбитража с индикацией высокой плотности потоков
2.5 Комплексное сравнение разработанного алгоритма арбитража со стандартными алгоритмами
2.5.1 Сравнение арбитража с индикацией высокой плотности потоков со стандартными алгоритмами в случае напряженного графика.
2.5.2 Сравнение алгоритмов арбитража при обращениях к нескольким разделяемым ресурсам в случае, когда все потоки обращений имеют идентичные характеристики.
2.5.3 Сравнение устойчивости различных алгоритмов арбитража к эффекту оттеснения потоков малой плотности при обращениях к нескольким разделяемым ресурсам
2.6 Оценка влияния особенностей схемотехнической реализации арбитража на его эффективность
2.7 Анализ влияния структуры многоядерной системы на эффективность арбитража па основе динамического определения характеристик потоков обращений.
2.8 Выводы
3 Решение проблемы доступа к дальней памяти. Применение
распределенных очередей.
3.1 Новый принцип размещения элементов очередей обращений на кристалле. Распределенные виртуальные очереди.
3.2 Разработка симулятора многоядерной системы.
3.2.1 Обоснование необходимости разработки симулятора многоядерной системы.
3.2.2 Возможности разработанного симулятора
3.2.3 Оценка прироста производительности системы при использовании распределенных очередей обращений е помощью разработанного симулятора
3.3 Автоматизация процесса проектирования многоядерной системы .
3.3.1 Использование препроцессоров для автоматизации процесса
проектирования, разработка препроцессора
3.3.2 Структура параметризированного описания многоядерной
системы
3.3.3 Процесс генерации описания многоядерной системы
3.4 Выводы
4 Решение проблем увеличения скорости обмена данными с внешними устройствами и нехватки выводов кристалла, программируемый последовательный порг.
4.1.1 Выявленные функциональные требования к универсальному контроллеру последовательных шин.
4.2 Разработка структурной схемы совмещенного контроллера последовательной шины
4.2.1 Блоки генерации тактовых и управляющих сигналов
4.2.2 Использование блока логики обмена для аппаратной обработки
данных и организации ускоренной записи в буфер чтения
4.2.3 Выбор структуры блока примапередачи
4.2.4 Блок управления выводами.
4.2.5 Структурная схема программируемого контроллера последовательных интерфейсов.
4.3 Выводы.
ЗАКЛЮЧЕНИЕ.
СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ


Разработанное программное обеспечение для оценки производительности многоядерных систем и параметризированное описание многоядерной системы позволили автоматизировать процесс разработки описания многоядерных систем на кристалле Положения. Принцип размещения элементов очереди обращений представляющей собой буферную память типа I, позволяющий более рационально использовать площадь кристалла и значительно повысить эффективность коммутации в многоядерной системе, заключающийся в разбиении очереди на несколько частей, располагающихся в отдельных буферных элементах, и распределении этих буферных элементов по всему расстоянию от ведущего до ведомого устройства. Разработанный и оптимизированный для схемотехнической реализации алгоритм арбитража, основанный на динамическом определении характеристик потоков обращений к памяти с переключением к алгоритму наиболее эффективному при текущем сочетании характеристик потоков обращений. Программное средство для оценки производительности многоядерных систем. Структура универсального контроллера последовательных интерфейсов, обеспечивающая за счет введения в него блока логики обмена и блока управления выводами возможность совмещения в одном устройстве функций нескольких контроллеров последовательных шин, что существенно экономит аппаратные ресурсы и число используемых выводов кристалла. Одновременно за счет введения блоков генерации управляющих сигналов и
буферизации как записи, так и чтения минимизируется отвлечение вычислительных ресурсов системы на передачу данных. Личный вклад. Все результаты, изложенные в диссертации и сформулированные в положениях, выносимых на защиту, получены автором лично. Апробация работы. Москва, г Всероссийская межвузовская научнотехническая конференция Микроэлектроника и информатика, МГИЭТТУ, г. Всероссийская молоджная конференция Электроника, МГИЭТТУ, г. Современные проблемы фундаментальных и прикладных наук, МФТИ, г. Результаты данной работы были внедрены и использованы в системах на кристалле ВМ7Я и ГУСот, разработанных в ГУП ГШЦ ЭЛВИС, предназначенных для цифровой обработки сигналов, решения задач обработки аудио и видео, а так же навигации и связи. Публикации. НИР исполнитель, 1 научнотехнический отчет по НИОКР руководитель. Структура и объм работы. Диссертационная работа состоит из введения, 4 глав, заключения и списка литературы из 2 наименований. Общий объм диссертации составляет 9 страниц, в . В первой главе проведен анализ существующих многоядерных процессоров и систем, а также ряда исследовательских проектов. Обосновано влияние эффективности коммутационной логики, связывающей вычислительные ядра с памятью и между собой, на производительность всей системы. Проведено сравнение подходов к организации коммутационной логики в многоядерных системах, показано, что для систем с большим числом ядер 8 и более оптимальной является архитектура с ассиметричным доступом к памяти. Выявлены основные характеристики перспективных миогоядерных систем. Показано, что основными причинами падения эффективности таких систем являются увеличение времени доступа ядер к дальней памяти в ассиметричпых системах, увеличение числа конфликтов между вычислительными ядрами, возникающими при обмене данными в системе, нехватка пропускной способности внешних интерфейсов для обеспечения данными всех вычислительных ядер в системе. Показано, что существующие алгоритмы арбитража являются либо неустойчивыми к эффекту отгеснения потоков малой плотности, либо малоэффективны при пакетном характере обмена данными, что приводит к необходимости разработки нового алгоритма арбитража. Во второй главе описана разработанная методика комплексного сравнения алгоритмов арбитража потоков данных в многоядерной системе. Представлено разработанное программное обеспечение, позволяющее на основе предложенной методики проводить сравнение различных алгоритмов арбитража. Описан новый, оптимизированный для аппаратной реализации алгоритм арбитража, основанный на динамическом определении характеристик потоков обращений к памяти с переключением к алгоритму наиболее эффективному при текущем сочетании характеристик потоков обращений.