Исследование и оптимизация схемотехники систем синхронизации цифровых устройств с предельной производительностью

• Автор: Бутузов, Александр Валерьевич
• Шифр специальности: 05.13.15
• Научная степень: Кандидатская
• Год защиты: 2006
• Место защиты: Москва
• Количество страниц: 189 с. : ил.

Содержание.
Введение.

1. Традиционные системы синхронизации

1.1. Основные понятия и определения.

1.2. Предыдущие исследования и постановка задачи.

1.3. Методология разработки быстродействующих энергосберегающих элементов синхронизации

1.4. Критерий сравнения различных реализаций триггеров.

1.5. Основные конфигурации триггеров и их оптимизация.

1.6. Применение методологии разработки высокопроизводительных и энергосберегающих триггеров

2. Синхронизация устройств, построенных с использованием динамических элементов. .

2.1. Предыдущие исследования и постановка задачи.

2.2. Классификация способов синхронизации устройств, построенных с использованием динамических элементов.
2.2.1. Стандартная система синхронизации домино
2.2.2. Система синхронизации, организованная по методике задержанного сброса.
2.2.3. Системы синхронизации, организованные по методике самовосстановления.
2.2.4. Система синхронизации домино, допускающая фазовые разбросы
2.3. Сравнительный анализ систем синхронизации.
2.3.1. Стандартная система синхронизации домино
2.3.2. Метод задержанного сброса.
2.3.3. Метод самовосстановления
2.3.4. Синхронизация по методу домино, допускающему фазовые разбросы
2.3.5. Сравнение методов синхронизации.
3. Системы синхронизации с предельным быстродействием.
3.1. Обшая структура конвейерной системы с предельным быстродействием
3.2. Временные соотношения для синхронизации устройств, построенных на динамических вентилях
3.3. Методика построения высокоэффективных систем синхронизации
3.3.1. Методика организации синхронизации динамической системы с предельными характеристиками быстродействия.
3.3.2. Исследование оптимальной производительности для системы с предельными характеристиками быстродействия.
3.3.3. Методика организация синхронизации динамической системы с высоким быстродействием и длинными рабочими импульсами.
3.4. Дополнительные аспекты проектирования
3.4.1. Надежность и контролепригодность системы синхронизации.
3.4.2. Методология расчетов разбросов задержек по цепи вычисления и восстановления.
3.4.3. Оценка разбросов задержек по цепи вычисления и восстановления
3.4.4. Мощность динамических систем.
4. Программные средства оптимизации динамической системы синхронизации.
4.1. Программное средство для автоматизации проектирования системы синхронизации с предельными характеристиками быстродействия.
4.1.1. Модели используемых вентилей.
4.1.2. Принцип работы программы автоматической настройки системы синхронизации
4.2. Программное средство для верификации временных соотношений в динамической системе синхронизации.
4.3. Практическое применение программного средства
5. Примеры использования динамических систем синхронизации.
5.1. Целочисленный разрядный сумматор
5.1.1. Общая структура сумматора.
5.1.2. Логическая организация сумматора
5.1.3. Основные схемотехнические решения.
5.1.3.1. Входные регистры
5.1.3.2. Схемы РвК генераторов и функций обходных цепей
5.1.3.3. Схемы переноса
5.1.3.4. Дифференциальные усилители
5.1.4. Синхронизация сумматора.
5.2. Умножитель x.
5.2.1. Логическая структура умножителя.
5.2.2. Схемотехника умножи теля и основные характеристики
5.3. Умножитель 8x8.
Заключение
Приложение 1. Теоретические основы оптимизации по энергии и быстродействию
Приложение 2. Интерфейс динамической конвейерной системой со статической логикой.
Литература
I
Введение.
Проектирование системы синхронизации является одним из ключевых этапов разработки цифровых устройств, поскольку она обеспечивает управление потоками данных для корректного выполнения логических операций. Фактически, для современных микропроцессоров система синхронизации обеспечивает согласован ную работу миллионов логических элементов. Система синхронизации используется и для реализации функции конвейеризации, позволяющей эффективно переиспользовать аппаратуру для параллельных вычислений. Для микропроцессоров система синхронизации также является связующим звеном между двумя уровнями архитектурным, где существенную роль играет организация конвейера, и схемотехническим, где характеристики синхросистемы определяют производительность разрабатываемых устройств. Отмстим важную роль, которую система синхронизации играет при диагностике и отладке микропроцессоров.
Актуальность


Иначе говоря, максимальная задержка дополнительной логики в полутактовой ступени или величина заема ьопок равна
Ьогго иир 1. Подробно проблема заемов рассмотрена в 8. Рис. Л . Временные характеристики системы синхронизации на прозрачных защелках. Предыдущие исследования и постановка задачи. Использование системы синхронизации на Отриггерах, работающих по фронту синхросигнала МБтрштерах, представляет простой и элегантный способ организации обработки данных в цифровых устройствах. На рис. Результат вычисления данной конвейерной ступени поступает на МБтриггеры, которые, с одной стороны, сохраняют результат вычислений данной конвейерной ступени, с другой стороны изолируют логические вентили последующей конвейерной ступени от поступления новой информации до момента обработки предыдущей, обеспечивая тем самым корректную последовательность обработки операций. При этом продвижение информации по каналу данных контролируется выбранным фронтом синхросигнала, подаваемого на синхровходы МБтриггеров. Отметим, что известны более сложные системы синхронизации, позволяющие в первую очередь повысить производительность синхронизируемого устройства за счет снижения накладных расходов на организацию синхронизации. В предыдущих поколениях микропроцессорных систем использовалась система синхронизации на защелках с несколькими непересекающимися фазами синхросигналов, которые применялись для повышения надежности функционирования синхронной системы. Однако, сложность генерации и разводки по кристаллу таких синхросигналов, особенно на высоких частотах, а также высокая потребляемая мощность подобной системы синхронизации, привели к предпочтительному использованию для современных разработок одной глобальной фазы синхросигнала. В настоящее время применяется также двухфазная система синхронизации на триггерахзащелках. Более высокая мощность потребления такой системы синхронизации и усложнение правил проектирования ограничивают ее применение. Для высокопроизводительных устройств предельное быстродействие обеспечивается при использовании динамической схемотехники, которая имеет свою специфику организации синхронизации, подробно рассмотренную в главе 2. В главе 1 будет проведен анализ системы синхронизации на МБтриггерах, как наиболее распространенного решения для применений, нацеленных на низкую мощность потребления. Под упоминанием триггер в дальнейшем изложении будем понимать МБтриггер или триггер, работающий по фронту синхросигнала. В предыдущем разделе представлено ограничение на минимальный период системы синхронизации на Мбтриггерах 1. Отметим, что возможные потери производительности в соответствии с формулой 1. На современном этане наблюдается тенденция по сокращению количества логических уровней в периоде тактовой частоты, которое может доходить до задержек логического вентиля, нагруженного на 4 себе подобных гак называемая метрика ТО, рис. Стандартное значение разброса фронтов синхросигнала 2ТО. Если принять каждое из 1к1ау по ТО, получим в качестве оценки возможность ых потерь производительности изза синхросистемы. Этот простой пример подчеркивает важность оптимизации системы синхронизации для быстродействующих микропроцессоров. С1. Рис. Модель обработки данных в микропроцессоре описание на уровне регистровых передач ЛТЬописанис и стандартное отображение на схемотехнический уровень. Рис. Тенденции но изменению структуры конвейера 9. Имеется ряд публикаций, освещающих разработки схемотехники триггеров, позволяющей минимизировать их временные параметры . Так, для уменьшения i вместо распространенной структуры на двух защелках триггер используется структура на импульсном генераторе см. Здесь за счет устранения первой ступени, синхронизируемой инверсной фазой синхросигнала, время предустановки сводится практически к 0 и может даже достигать небольших отрицательных значений. Схемами такого типа являются триггера, опубликованные под названиями i i смешанный триггерзащелка , ii i полудинамический триггер . Сходный принцип работы также у триггера на основе дифференциального усилителя i i .