Методы и алгоритмы автоматизированного проектирования параллельных вычислительных процессов с учетом загрузки регистровой памяти суперскалярных процессоров

• Автор: Михеева, Людмила Борисовна
• Шифр специальности: 05.13.12
• Научная степень: Кандидатская
• Год защиты: 2002
• Место защиты: Рязань
• Количество страниц: 221 с. : ил

ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ . АНАЛИЗ СОВРЕМЕННОГО СОСТОЯНИЯ ПРОБЛЕМЫ ЭФФЕКТИВНОЙ ЗАГРУЗКИ РЕГИСТРОВ ПРИ ОРГАНИЗАЦИИ ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛЕНИЙ. ШБСпроцессоры с суперскалярной архитектурой. Микроконтроллеры. Методы и алгоритмы модификации и распределения регистров . Выводы. ПЛАНИРОВАНИЕ ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛЕНИЙ С УЧЕТОМ СОСЕДНЕЙ И ЛОКАЛЬНОЙ СВЯЗНОСТ И ОПЕРАТОРОВ ПРОГРАММЫ. Организации параллельных вычислений с учетом соседней связности операторов. Организации параллельных вычислений с учетом локальной связносги операторов. Критерий локальной связности операторов параллельных программ. МРШИМИЗАЦИЯ РЕГИСТРОВ НА МИКРОУРОВНЕ ПАРАЛЛЕЛИЗМА. Граф зависимостей по данным. Критерии качества объектного кода. Учет регистров нри генерации параллельного объектного кода. Последовательный алгоритм. Выводы. Исследование эффективности последовательного алгоритма синтеза параллельной объектной программы 0
другие современные модели, например РА . Кроме того, элементы технологии V1 включены в архитектуру нового совместного проекта I и процессор Ii изначально и отечественную разработку процессора Эльбрус Е2К .


Это связано с тем, что компилятор формирует объектный код на основе конкретных данных о количестве и типах ФУ процессора, форматах длинных КС и возможных сочеганиях одновременно выполняемых операций. В результате полученный код не может быть качественным для всех процессоров семейства, так как они имеют отличающиеся архитектурные характеристики. В настоящее время технология VI с наибольшим успехом применяется в специализированных системах, предназначенных, в частности, для обработки мультимедиаданных в режиме реального времени. Проблемноориентированные процессоры такого типа выпускают фирмы i , ii i и ii , . Примером отечественной специализированной системы, имеющей суперскалярную архитектуру с управлением но принципу длинного КС VI, является центральный процессор бортовой ЦВМ серии Ц0, а также ее модификации Ц1 и Ц2, где отдельные ФУ, реализованные на базе микропроцессорных БИС с микропрограммным управлением, взаимодействуют через системные магистрали данных . Процессор Ii предназначен для корпоративных серверов и рабочих станций самого высокого класса и не похож ни на одно из изделий, ранее выпущенных фирмой I. Ii построен на основе абсолютно нового разрядного набора команд, известного под названием , который обеспечивает возможноегь работы с разрядными регистрами и разрядными каналами передачи данных, а также базируется на архитектуре I xii Ii i вычисления с заданным явным параллелизмом команд, которая поддерживает явный параллелизм на уровне команд. Технология I напоминает обработку данных по принципу VI.