Метод логико-топологического синтеза нанометровых КМОП схем на основе транзисторных шаблонов

• Автор: Талалай, Михаил Сергеевич
• Шифр специальности: 05.13.12
• Научная степень: Кандидатская
• Год защиты: 2012
• Место защиты: Москва
• Количество страниц: 147 с. : ил.

ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ

ГЛАВА 1. ПОДХОДЫ К ПРОЕКТИРОВАНИЮ НАНОМЕТРОВЫХ

КМОП СХЕМ

1.1 Мотивация проектирования схем с регулярной топологией

1.2 Классификация ИС по регулярности топологии

1.3 Программируемые пользователем вентильные матрицы

1.4 Структурные СБИС

1.5 Схемы из регулярных топологических блоков

1.6 Анализ алгоритмов логического синтеза

1.7 Анализ алгоритмов физического синтеза

Выводы
ГЛАВА 2. ТРАНЗИСТОРНЫЙ ШАБЛОН, ОПРЕДЕЛЕНИЯ,
РАЗРАБОТКА МОДЕЛИ
2.1 Анализ маршрута проектирования СКИС
2.2 Сравнение логического и физического синтеза на стандартных ячейках и на
ОТДЕЛЬНЫХ ТРАНЗИСТОРАХ
2.3 Постановка задачи синтеза для схем с регулярной топологией
2.4 Определение регулярного транзисторного шаблона
2.5 Разработка модели для элементов на основе транзисторных шаблонов
2.6 Анализ проектирования на основе транзисторных шаблонов.
2.7 Предварительные эксперименты
ГЛАВА 3. РАЗРАБОТКА АЛГОРИТМА ЛОГИЧЕСКОГО СИНТЕЗА НА
ОСНОВЕ ТРАНЗИСТОРНЫХ ШАБЛОНОВ
3.1 Разработка операции разложения логической функции.
3.2 Разработка алгоритма для логического синтеза.
3.3 Экспериментальные результаты логического синтеза. о
Выводы.
ГЛАВА 4. ЭКСПЕРИМЕНТАЛЬНЫЕ РЕЗУЛЬТАТЫ ФИЗИЧЕСКОГО
СИНТЕЗА
4.1 Разработка маршрута проектирования схем на основе транзисторных шаблонов
4.2 Разработка этапа кластеризации.
4.3 Разработка алгоритма физического синтеза супервентиля
4.4 Построение моделей физических характеристик супервентиля.
4.5 Экспериментальные результаты.
Выводы.
ЗАКЛЮЧЕНИЕ
СПИСОК ЛИТЕРАТУРЫ


Цель исследования. Научная новизна работы. Программная реализация. На базе предложенных алгоритмов разработан комплекс программ для логического синтеза схем с регулярной топологией, минимизирующих занимаемую площадь. Основные положении и результаты, выносимые на защиту. Практическая значимость работы. Практическая значимость работы заключается в предложенной новой методике проектирования схем для технологических процессов им и менее, позволяющей увеличить плотность транзисторов на кристалле, и тем самым уменьшить конечную стоимость производства микросхемы. Экспериментально подтверждена применимость нового подхода к проектированию схем на новейших технологиях. Апробация работы. Публикация результатов исследования. По теме диссертации опубликованы 7 печатных работ, 4 работы входят в утвержденный Перечень ЛК российских рецензируемых научных журналов и периодических изданий, в которых должны быть опубликованы основные результаты диссертаций на соискание ученых степеней доктора и кандидата наутс. Структура и объем работы. Диссертационная работа состоит из введения, 4 глав, заключения и списка литературы. Работа содержит 6 страниц машинного текста, рисунков, 5 таблиц, список литературы из наименований. Глава 1. КМОГІ схем (т. Одним из способов преодоления перечисленных проблем является формирование дополнительных требований на геометрическую форму топологии слоев в схеме. Таким требованием может являться регулярность (или однородность, повторяемость) геометрических примитивов (прямоугольных областей материала, использующихся для формирования транзисторов и трассировочных слоев металла). В главе 1 проведено сравнение схем, получаемых существующими подходами к проектированию, на предмет регулярности, как в локальном смысле, т. Дополнительная функциональность появляется за счет увеличения числа транзисторов на схеме, следуя закону Мура, сформулированному в году. Стоимость современной фабрики, выпускающей конкурентно способную микроэлектронику, составляет 5-7 миллиардов долларов. Такая фабрика строится для конкретного технологического процесса и в силу своей стоимости должна работать часа в сутки, что за 2 года (среднее время актуальности нового технологического процесса для массового производства с точки зрения экономических реалий сегодня) составляет 0 часов. Отсюда амортизация 1 часа работы фабрики составляет 5. Это цифра определяет промышленный стандарт минимально допустимой производительности, ниже которой производство оказывается нерентабельным. Необходимо производить более 0 пластин в час (Рис. Рис. Пластина, составленная из микрочипов. Увеличение размеров пластины увеличивает разброс физических параметров отдельных микросхем, размещенных на ней, что уменьшает процент выхода годных и, соответственно, повышает стоимость отдельной микросхемы. Важнейшей характеристикой интегральной схемы является плотность транзисторов на кристалле. Повышение плотности позволяет уменьшить размеры микрочипа и, следовательно, увеличить число копий на пластине, понизив стоимость одной схемы. На протяжении многих лет происходит масштабирование технологического процесса, что даст возможность уменьшать размеры топологических элементов и тем самым позволяет увеличить плотность транзисторов на кристалле. Масштабирование технологического процесса непосредственно связано с модернизацией одного из важнейших этапов производства интегральной схемы -литографией. Литография - послойная печать спроектированной геометрии схемы на кристалл. Выделяют три вида литографии в зависимости от длины волны излучаемых частиц: оптическую, рентгеновскую и электронную. Наиболее распространенным подходом к литографии является фотолитография или оптическая литография, которая используется в промышленности для печати полупроводниковых усзройств уже несколько десятилетий. Рентгеновская или электронная литография (длина волны излучения < им) для массового производства СБИС не применяется из-за неудовлетворительной производительности ( пластин в час) при той же, если не большей, стоимости оборудования.