Использование многоуровневого внутреннего представления в автоматическом распараллеливании программ для многопроцессорных ЭВМ

• Автор: Лазарева, Светлана Александровна
• Шифр специальности: 05.13.11
• Научная степень: Кандидатская
• Год защиты: 2000
• Место защиты: Ростов-на-Дону
• Количество страниц: 156 с.

Т. 1. Распараллеливание на уровне операторов и команд . Г.2. Метод В. Граф зависимостей по данным
I. II. И.2. П.4. Зависимость по данным. П.4. П.4. Зависимость по данным. Дуги графа зависимостей по данным . П.4. III. III. Ш.2. П.2. Приведение подобных в арифметических выражениях . НТ. Удаление оператора 1
1. Название конвейерные вычисления происходит от принципа формирования и передачи результатов различных арифметических операций другим операциям. В последовательных компьютерах при реализации одной операции в каждый момент времени работает только одно из устройств, остальные вынуждены простаивать изза отсутствия работы. При конвейерных вычислениях для того, чтобы начать выполнение следующей операции не нужно ждать окончания выполнения всего процесса выполнения предыдущей операции. Достаточно, чтобы у предыдущей операции был закончен только первый этап. Если конвейер имеет г последовательных этапов, то в то время, когда я операция проходит лй этап я операция может проходить Бки этап, где 1 5, Бк г.


Если конвейер имеет г последовательных этапов, то в то время, когда я операция проходит лй этап я операция может проходить Бки этап, где 1 5, Бк г. Реализация конвейера позволяет максимально загрузить процессор выполнением полезной работы. Некоторые архитектуры современных ЭВМ допускают перекрытия операций, если две операции могут одновременно выполняться на независимых функциональных устройствах. Перекрытия похожи на конвейерные вычисления, но не идентичны им. В обоих случаях имеет место разбиение арифметических вычислений на подфункции, но контекст разбиения различен. В конце х годов фирмы, разрабатывающие компьютерные архитектуры, предпочли упрощение компьютерных систем с одновременным увеличением их производительности. I Ii архитектура одна из наиболее быстрых архитектур, выполняющая инструкции со скоростью одного процессорного цикла. Iмашины реализуют технику конвейерных вычислений на аппаратном уровне. VI V Ii архитектуры это Iкомпьютеры с большим числом параллельных, конвейеризированных функциональных устройств и с единственным потоком управления. Каждый цикл процессора предназначен для организации параллельного выполнения инструкций. Каждая VIинструкция в действительности является двумя или более Я5Скомандами. VI архитектура обеспечивает низкоуровневый параллелизм. Увеличение производительности одного процессора не безгранично. Потому наиболее перспективным направлением увеличения скорости решения прикладных задач является широкое внедрение параллелизма в работу вычислительных систем. Ранние работы в этой области были в основном направлены на создание специализированных МВС 7, 8, , , .