Программно-аппаратный комплекс проектирования цифровых систем обработки данных, базирующихся на схемах высокой и сверхвысокой степени интеграции

• Автор: Непомнящий, Олег Владимирович
• Шифр специальности: 05.13.11
• Научная степень: Кандидатская
• Год защиты: 2002
• Место защиты: Красноярск
• Количество страниц: 147 с. : ил

СОДЕРЖАНИЕ
Введение
1. Анализ существующих методик и средств проектирования встроенных цифровых устройств базирующихся на схемах сверхвысокой степени интеграции

1.1 Состав и архитектура средств проектирования.

1.2 Анализ программно аппаратных средств проектирования

1.3 Анализ методик проектирования

1.4 Выводы.

2. Теоретическая модель системы цифровой обработки данных

2.1 Анализ и выбор математического аппарата

2.2 Математическая модель системы

2.3 Математическая модель параметров системы.

2.4 Выводы.
3. Методика проектирования и исследования встроенных цифровых систем обработки данных
3.1 Принципы функционирования и состав системы проектирования
3.2 Изложение методики и алгоритмов проектирования и исследования систем
3.3 Выводы м
4. Система проектирования и анализа цифровых устройств обработки данных
4.1 Разработка структуры программноаппаратного комплекса
4.2 Состав аппаратной части комплекса
4.3 Универсальная интегрированная среда разработки иШЕ.
4.4 Программные модули ГОЕ. Методы и классы реализуемых функций
4.4.1 Основная управляющая программа
4.4.2 Менеджер проекта.
4.4.3 Система моделирования.
4.4.4 Отладчик
4.4.5 Программатор
4.4.6 Редактор
4.4.7 Система подбора
4.4.8 Вспомогательные модули
4.5 Выводы
Заключение
Список использованных источников


Отдельные модели этой серии содержат также двухканальный осциллограф с полосой пропускания 0 Мгц или генератор последовательностей -разрядных тестовых сигналов с частотой до 0 МГц. Анализаторы серии HP обеспечивают глубину контроля до 8Кб точек при других аналогичных параметрах. Эти серии логических анализаторов наиболее эффективны для отладки систем на базе 8-разрядных микроконтроллеров Motorola семейства НС/5 и им подобных. Более широкие возможности отладки реализуют анализаторные системы IIP 0, IIP 0 компании Hewlett-Packard, которые работают с внешним монитором, клавиатурой и мышью. Системы серии HP 0 имеют от до 4 каналов, выполняющих анализ логических состояний с частотой до 0 МГц при разрешающей способности 4 не (частота дискретизации 0 МГц) и глубине контроля 8Кбайт точек. Имеется возможность подключения к системе измерительного модуля, выполняющего функции цифрового осциллографа или генератора тестовых по-следоватсльностей, и модуля схемного эмулятора. Системы серии HI 0 обеспечивают контроль до каналов с частотой анализа состояний до 0 МГц, частотой дискретизации 0 МГц и глубиной до 4Мб точек, позволяют дополнительно включать в систему пять измерительных и два эмуляторных модуля. Основной областью применения анализаторных систем HP 0 и HP 0 является отладка сложнофункциональных управляющих комплексов, использующих в качестве процессорного ядра высокопроизводительные -разрядные микроконтроллеры и микропроцессоры (Motorola 0, PowerPC, МРС0/0, Intel Pentium, Pentium II), а в качестве периферийных контроллеров - различные модели 8-разрядных микроконтроллеров []. Осциллографы смешанных сигналов позволяют отлаживать цифровые системы, одновременно контролировать логическое состояние и значение аналоговых сигналов в различных точках схемы. В этом классе средств отладки одним из оптимальных по комплексу технических и эксплуатационных характеристик является прибор HP5D компании Hewlett-Packard, который содержит двухканальный цифровой осциллограф с полосой пропускания 0 МГц (частота дискретизации 0 МГц), чувствительностью мВ/деление и -канальный логический анализатор с частотой дискретизации 0 МГц, глубиной контроля до 2Мб точек [7,9,,]. Осциллограф реализует различные способы запуска: по перепаду, по кодовому слову или логической комбинации кодовых слов, при поступлении помехи или телевизионного сигнала. Прибор позволяет определять причины возникновения помех на шинах питания, выявлять трудноуловимые импульсные помехи в линиях связи, контролировать совместную работу аналоговых и цифровых блоков, отлаживать процедуры последовательного обмена данными при искажениях формы передаваемых сигналов, а также решать многие другие проблемы, которые трудно разрешить другими способами. Схемные эмуляторы (СЭ) и схемные симуляторы (СС) представляю т собой программно-аппаратный комплекс, который в процессе отладки замещает цифровое ядро в реализуемой системе. В результате такой замены функционирование отлаживаемой системы становится наблюдаемым и контролируемым. Разработчик получает возможность визуального контроля за функционированием системы на экране дисплея и управления её работой путём установки определённых управляющих сигналов и модификации содержимого регистров и памяти. Перечисленные возможности СЭ являются наиболее универсальным и эффективным отладочным средством, используемым на этапе комплексной отладки системы [,,1. Наиболее широкое применение получили СЭ, подключаемые к базовому управляющему компьютеру типа 1ВМ РС или рабочей станции. Обычно такие СЭ конструктивно оформлены в виде прибора, размещённого в отдельном корпусе с автономным источником питания и соединённого с базовым компьютером. С помощью плоского кабеля к СЭ подключается эмулягорная головка, которая имеет вилку для включения в систему вместо эмулируемого микроконтроллера. В головке размещается эмулирующий микроконтроллер, который выполняет те же функции, что и эмулируемый, но работает под управлением компьютера. Большинство СЭ предназначено для работы с определённым семейством микроконтроллеров, причём для эмуляции каждой модели семейства используется соответствующая головка.