Проектирование процедур организации управления объектами машиностроения на основе аппарата фрагментации больших нейронных сетей

• Автор: Степанов, Сергей Юрьевич
• Шифр специальности: 05.13.06
• Научная степень: Кандидатская
• Год защиты: 2010
• Место защиты: Москва
• Количество страниц: 152 с. : ил.

Содержание.
Содержание
Введение

Глава 1. Анализ существующих решений построения аппаратных нейронных сетей

1.1 Классификация основных способов исполнения аппаратных нейронных сетей

1.2 Коммугаторные нейронные сети.

1.3 Примеры современных аппаратных модульных архитектур.

1.4 Задача исследования

Глава 2. Разработка алгоритма фрагментации нейронной сети.

2.1 Разработка метода фрагменгации нейронной сети и создание модели группирования нейронов
2.2 Разработка алгоритма фрагментации нейронной сети и оценка его вычислительной трудоемкости.
2.3 Использование алгоритма фрагментации нейронной сети для оптимизации большой нейронной сети на примере коммутаторной сети в подсистеме
диагностики ЧПУ
Глава 3. Исследования алгоритма фрагментации коммутаторной нейронной сети на сходимость, масштабируемость, влияние коэффициентов на результаты работы
3.1 Теоретическая сходимость алгоритма
3.2 Экспериментальная сходимость алгоритма
3.3 Анализ влияния коэффициентов на результат фрагментации нейронной сети
3.4 Исследование масштабируемости алгоритма.
Глава 4. Практическое применение полученных теоретических результатов.
4.1 Результаты фрагментации полносвязных нейронных сетей большого
размера
4.2. Проектирование нейронной сети для составления программы сменных
заданий гибкой производственной системы
Список литературы


Примерами SIMD-архитектуры являются чин Inova N0, содержащий элемента обработки, чип HNC 0NAP, включающий в себя 4 обрабатывающих элемента, Siemens внедрила в свой мультипроцессор MA микрочипов. Такая архитектура предназначена, главным образом, для исполнения различных действий над матрицами. Архитектура RBF (Radial Basis Function). Согласно этой архитектуре, функционирование сети определяется управлением эталонными векторами, определяющими области, на которые влияют данные при обучении. Преимуществом RBF ИНС является их быстрое обучение и относительно прос тое построение сетей прямого распространения. К коммерческим изделиям относятся чипы IBM ZICS и Nestor Ni . Интересным фактом является также и то, что произведенные в США чипы семейства IBM ZICS были разработаны в Европе. Ряд существующих архитектур не подходят ни иод одну из вышеназванных категорий. К примеру, разработка фирмы Micro Circuit Engineering MT 3 NISP, но существу, RISC-процессор (Redu-ced Instruction Set Computer, тип архитектуры микропроцессора, ориентированный на быстрое и эффективное выполнение относительно небольшого набора встроенных команд), осуществляющий семь инструкций, оптимизированных для построения многослойных сетей. Еще одним примером, реализующим другой подход, может служить чип Hitachi Wafer Scale Integration. Чипы этого семейства предназначены для реализации сетей обратного распространения и сетей Хопфилда. Цифровое исполнение является одним из перспективных и быстроразвивающихся исполнений в настоящее время, примеры реализации нейронных сетей подобным образом будут представлены позже в главе. К преимуществам этой категории аппаратных средств реализации ИНС следует отнести высокие скорости обработки информации и возможности высокой плотности расположения элементов. Однако тут же дают о себе знать и недостатки сложность в получении высокой точности, обусловленная различиями в компонентах из-за системы допусков при производстве, различные характеры тепловых и электромагнитных помех, искажающих полезный сигнал. Еще одной проблемой является сложность в долгосрочном хранении весовых коэффициентов и организации операций аналогового умножения. В качестве примера можно привести разработку Intel NW ETANN (Electrically Trainable Analogue Neural Networks), содержащий нейрона и 0 весовых коэффициентов. ИНС, реализованная в продукте Synaptics Silicon Retina, обрабатывает изображение, моделируя процессы, происходящие в сетчатке глаза. Подход заключается в создании аналогового исполнения, где ИНС пытается наиболее точно воспроизвести поведение биологических нейронов. Реализованные аналоговые нейронные сети представляют набор компонентов, размеры которых меньше размеров биологического нейрона, и предполагается, что вышеназванные недостатки компенсируются взаимосвязями между аналоговыми нейронами. Для иллюстрации реализации искусственной нейронной сети при помощи аналоговой схемы рассмотрим электрическую схему, основанную на сети с обратной связью, реализующую четырехбитный аналого-цифровой преобразователь. Ыа рисунке 2 показана блок-схема этого устройства с усилителями, исполняющими роль искусственных нейронов. Сопротивления, исполняющие роль весов, соединяют выход каждого нейрона с входами всех остальных. Чтобы удовлетворить условию устойчивости, выход нейрона не соединяется сопротивлением с его собственным входом, а веса берутся симметричными, т. Можно заметить, что усилители имеют прямой и инвертированный выходы. Это позволяет с помощью обычных положительных сопротивлений реализовывать и тс случаи, когда веса должны быть отрицательными. На рисунке 2 показаны все возможные сопротивления, при этом никогда не возникает необходимости присоединять как прямой, так и инвертированный выходы нейрона к входу другого нейрона. В реальной системе каждый усилитель обладает конечным входным сопротивлением и входной емкостью, что должно учитываться при расчете динамической характеристики. Для устойчивости сети не требуется равенства этих параметров для всех усилителей и их симметричности. Так как эти параметры влияют лини, на время получения решения, а не на само решение, для упрощения анализа они исключены. Рис.