Методы и средства псевдослучайного тестирования программно управляемых устройств

• Автор: Филимонов, Сергей Николаевич
• Шифр специальности: 05.13.05, 05.13.13
• Научная степень: Докторская
• Год защиты: 1993
• Место защиты: Кишинев
• Количество страниц: 279 с. : ил.

1.1. Математические модели и методы синтеза

тестовых воздействий и програю

1.2. Средства псевдослучайного тестирования

програюдно управляемых устройств

1.3. Выводы
Глава 2. ТЕОРЕТИЧЕСКИЕ И МЕТОДОЛОГИЧЕСКИЕ ОСНОВЫ РАЗРАБОТКИ И ИССЛЕДОВАНИЯ СТОХАСТИЧЕСКИХ МЕТОДОВ И СРЕДСТВ КОНТРОЛЯ ПРОГРАММНО УПРАВЛЯЕМЫХ УСТРОЙСТВ
2.1. Условия эффективного применения стохастических методов для решения задач контроля цифровых устройств

2.2. Методологические основы исследования и разработки методов и средств контроля

програюлно управляемых устройств

2.3. Выводы
Глава 3. МАТЕМАТИЧЕСКИЕ МОДЕЛИ ПРОЦЕССОВ ГЕНЕРАЦИИ ТЕСТОВЫХ ВОЗДЕЙСТВИИ И ТЕСТОВЫХ ПРОГРАММ
3.1. Модель тестового воздействия
3.2. Модель процесса генерации тестового воздействия
3.3. Модель тестовой програти
3.4. Модель функционально полной программы
3.5. Модель процесса генерации тестовых программ
3.6. Вывода
Глава 4. МЕТОД АНАЛИЗА ПОРОЖДАЮЩИХ СВОЙСТВ СТОХАСТИЧЕСКИХ ПРОЦЕССОВ ГЕНЕРАЦИИ ТЕСТОВЫХ ВОЗДЕЙСТВИИ И ПРОГРАММ
4.1. Эквивалентное представление порождающего графа стохастического регулярного источника
4.2. Анализ порождающих свойств стохастического регулярного источника
4.3. Анализ вероятностных и количественных характеристик языка, порождаемого стохастическим регулярным источником
4.4. Эквивалентное представление порождающего графа стохастической билинейной
КСграмматики
4.5. Анализ порождающих свойств стохастической грамматики
4.6. Информационные свойства моделей процессов генерации тестовых воздействий и програт
4.7. Выводы
Глава 5. 5. 5.
6.
Глава 6.
6.
6.
6.
МЕТОДИКА ПОСТРОЕНИЯ МОДЕЛЕЙ СТОХАСТИЧЕСКИХ ПРОЦЕССОВ ГЕНЕРАЦИИ ТЕСТОВЫХ ПРОГРАШ
1. Особенности архитектуры микропроцессоров, учитываемые при генерации тестовых программ
2. Анализ системы команд тестируемого микропроцессора и синтез элементарных графов
3. Синтез порождающего графа стохастического регулярного источника
4. Выводы
МЕТРОЛОГИЧЕСКОЕ ОБЕСПЕЧЕНИЕ АВТОМАТИЗИРОВАННЫХ СИСТЕМ ПСЕВДОСЛУЧАЙНОГО ТЕСТИРОВАНИЯ ПРОГРАММНО УПРАВЛЯЕМЫХ УСТРОЙСТВ
1. Типовой тракт формирования событий с заданной вероятностью
2. Метрологическая аттестация генераторов псевдослучайных последовательностей
3. Анализ применяемых дискретных шкал вероятностей и вносимых ими погрешностей
4. Интегральная оценка относительной погрешности вероятности порождения элементов тестовых воздействий и програюл
5. Метод построения оптимальной дискретной шкалы вероятностей
6. Выводы
Глава 7. АППАРАТНОЕ, ПРОГРАММНОЕ И МЕТОДИЧЕСКОЕ ОБЕСПЕЧЕНИЕ АВТОМАТИЗИРОВАННЫХ СИСТЕМ
ПСЕВДОСЛУЧАЙНОГО тестирования программно
УПРАВЛЯЕМЫХ УСТРОЙСТВ
7.1. Устройства, реализующие связные управляемые стохастические процессы
7.2. Устройства анализа стохастических
процессов
7.3. Подсистема автоматизации процесса синтеза
тестовых программ
7.4. Автоматизированная система
7.5. Автоматизированная система
ЛИНГВИСТ2
7.6. Автоматизированная система
ЛИНГВИСТ3
7.7. Выводы
ЗАКЛЮЧЕНИЕ
ЛИТЕРАТУРА


Модель имеет вид ориентированного графа, вершины которого соответствуют регистрам, а дуги указывают направление движения информации во время выполнения команд микропроцессором. Примерами более детальных и формально строгих моделей являются модульнофункциональные модели, предложенные в работах 5, 2. В работе микропроцессор представлен в виде отдельных программно взаимосвязанных модулей двух типов комбинационных и последовательностных. Н Т, I. Бв, ф 1. I Г. Б , . Т, I и Б
Б ФБв 1г, г т 1. Задание функций из Ф в явном виде, а также задание функциональных неисправностей представляет собой большую сложность, модель становится громоздкой и неудобной для обработки. В работе 3 исследуются механизмы выполнения в микропроцессоре операций и для аппаратуры, задействуемой конкретной операцией, рассматривается множество логических неисправностей. Для заданного множества логических неисправностей отыскиваются обнаруживающие это множество операнды. Основным недостатком предложенной в работе модели является использование класса логических неисправностей не адекватных реальным физическим дефектам ПУУ. Значительный вклад в развитие и исследование математических моделей ПУУ для целей автоматизации процесса синтеза ТП сделан В. А. Гуляевым, в работах которого исследованы процессы выполнения процедур обработки информации, приведены условия проявления и транспортировки на выходы ПУУ информации о функциональных неисправностях, приведены принципы построения функционально полных программ проверки, покрывающих аппаратуру процессора. Изложенные в этих работах идеи были впоследствии развиты применительно к стохастическим методам тестирования ПУУ в рамках структурнолингвистического подхода. В работах С7, 3, 9, содержатся результаты анализа эффективности псевдослучайного тестирования микропроцессоров, из которых вытекает необходимость использования для генерации ТВ и ТП псевдослучайных процессов с управляемыми параметрами. В работе 7 предложена математическая модель микропроцессора в виде двудольного ориентированного графа, содержащего два множества вершин, одно из которых соответствует множеству регистров МП, а второе множеству выполняемых им операторов. Каждая вершина, соответствующая регистру, соединена дугой с вершиной, соответствующей оператору, использующему данные из этого регистра в качестве операнда. Каждая вершина, соответствующая оператору, соединена дугой с вершиной, соответствующей регистру, в который помещается результат этого операнда. Таким образом, каждая пара, образованная одной входящей и одной выходящей дугой при вершине, соответствующей оператору, отражает информационную связность пары регистров, инициируемой этим оператором. Модель является структурнофункциональной, поскольку операторы отражают поведение МП на функциональном уровне. В работе рассматриваются неисправности регистров и операторов, для которых по предложенной модели может быть найдена проверяющая последовательность операторов инструкций, команд. В работе приведены результаты дальнейших исследований процесса псевдослучайного тестирования микропроцессоров с использованием описанной модели которые показали, что дефекты управляющей части МП не удается адекватно отобразить в предложенной модели. ПУУ. В работах ГТ8, исследован метод генерации ТВ и ТП посредством псевдослучайных процессов, описываемых однородными цепями Маркова сохранены стиль и формулировки автора работы. Рассматриваются математические модели микропроцессорного устройства в виде структурнофункционального графа СР, или графа информационной связности бЕ,У. Структурнофункциональный граф моделирует МП по принципу серого ящика, причем множество Р включает вершины, соответствующие узлам МП, а именно регистрам, мультиплексорам, демультиплексорам, АЛУ и т. Множество ребер V отражает информационные связи между соответствующими устройствами МП. В графе информационной связности множество Е включает вершины, соответствующие командам МП, а также входным и выходным магистралям. Множество ребер V отражает информационные связи между командами микропрцессора.