Принципы построения и разработка DSP-ядер с оптимальным по производительности конвейером для вычислительных и управляющих систем

• Автор: Беляев, Андрей Александрович
• Шифр специальности: 05.13.05
• Научная степень: Кандидатская
• Год защиты: 2010
• Место защиты: Москва
• Количество страниц: 193 с. : ил.

ВВЕДЕНИЕ.
ГЛАВА 1 . ОБЗОР МЕТОДОВ ПОСТРОЕНИЯ И ОПТИМИЗАЦИИ КОНВЕЙЕРА СОВРЕМЕННЫХ МИКРОПРОЦЕССОРОВ.

1.1. Архитектура iшых микропроцессоров.

1.2. Конвейеризация как основной метод повышения производительности современных микропроцессоров.

1.3. Архитектурные особенности сигнальных процессоров.

1.3.1. Общая характеристика сигнальных процессоров

1.3.2. Сигнальные процессоры x I

1.3.3. Сигнальные процессоры vi.

1.4. Организация конвейера сишальных процессоров

1.5. РЕАЛИЗАИЯ СИГНАЛЬНЫХ ПР1 В ВИДЕ ЯДЕР ДЛЯ ВЫЧИСЛИТЕЛЬНЫХ и УПРАВЛЯЮЩИХ СИСТЕМ НА КРИСТАЛЛЕ.

1.6. КРИТЕРИИ, УРОВНИ И МЕТОДЫ ОПТИМИЗАЦИИ СИСТЕМ НА КРИСТАЛЛЕ

1.6.1. Критерии оптимизации проектируемых СнК.
1.6.2. Уровни и методы оптимизации СнК
1.7. ИЗВЕСТЫЕ МЕТОДЫ ОПТИМИЗАЦИИ СТРУКТУРЫ I 1ВЕЙЕРА ИСТРУКЦИЙ МИКРОПРОЦЕССОРА
1.8. Сравни тельный анализ особенностей и недостатков существующих
МЕТОДОВ ПОСТРОЕНИЯ КОНВЕЙЕРА СИГНАЛЬНЫХ ПРОЦЕССОРОВ И ЯДЕР.
1.9. Цели и задачи диссертационной работы.
ГЛАВА 2 . ПРИНЦИПЫ ПОСТРОННИЯ ОПТИМАЛЬНОГО ПО ПРОИЗВОДИТЕЛЬНОСТИ КОНВЕЙЕРА ИНСТРУКЦИЙ ЯДРА НА ОСНОВЕ УЧЕТА СТАТИСТИЧЕСКИХ ХАРАКТЕРИСТИК ИСПОЛНЯЕМЫХ ПРИЛОЖЕНИЙ.
2.1. Анализ влияния программных переходов и зависимостей по данным в исполняемом приложении на производительность конвейера
2.2. ОП ДЕЛЕНИЕ СТАТИСТИЧЕСКИХ ХАРАКТЕРИСТИК ПРОГРАММНОЙ ТРАССЫ ПУТЕМ ПОСТРОЕНИЯ И РЕДУКЦИИ ГРАФА ЗАВИСИМОСТЕЙ ПО ДАННЫМ
2.3. ВЫВОД МАТЕМАТИЧЕСКОЙ ЗАВИСИМОСТИ ПРОИЗВОДИТЕЛЬНОСТИ ПРОЦЕССОРА ОТ ЧИСЛА ФАЗ КОНВЕЙЕРА
2.4. Определение оптимальной глубины конвейера для приложений с
НАЛИЧИЕМ ПРОГРАММНЫХ ПЕРЕХОДОВ И ЗАВИСИМОСТЕЙ ПО ДАННЫМ.
2.5. Сравнение полученных формул с ранее известными.
ГЛАВА 3 . РАЗРАБОТКА СЕРИИ ОБРЯДЕР С ОПТИМАЛЬНЫМ ПО ПРОИЗВОДИТЕЛЬНОСТИ КОНВЕЙЕРОМ С УЧЕТОМ ХАРАКТЕРИСТИК ТЕХНОЛОГИЧЕСКОГО БАЗИСА.
3.1. Разработка аппаратной структуры серии масштабируемых ОБРядер
Еьсоиехх
3.2. Проблема построения ОБРядра с оптимальным конвейером в конкретном технологическом базисе схемотехнический подход
3.2.1. Определение глубины конвейера постановка задачи
3.2.2. Учт временных характеристик библиотеки элементов.
3.2.3. Оценка предельного быстродействия конвейера.
3.3. Анализ влияния временных характеристик внутрикристальной памяти на выбор структуры конвейера ОБРядра.
3.3.1. Временные характеристики внутрикристальной памяти.
3.3.2. Влияние временных характеристик внутрикристальной памяти на структуру конвейера.
3.3.3. Повышение производительности конвейера за счет выбора структуры памяти.
3.4. Определение глубины ко вейера функциональный подход.
3.4.1. Модификация адреса памяти программ.
3.4.2. Модификация адреса памяти данных.
3.4.3. Зависимость по данным в исполняемой программе краевые случаи
3.4.4. Зависимость по данным в исполняемой программе общий случай
3.5. Формирование управляющих сигналов как фактор ограничения
ПРОИЗВОДИТЕЛЬНОСТИ КОНВЕЙЕРА ОБРЯДРА.
3.6. Комплексная методика оптимизации конвейера Е8Рядра
ГЛАВА 4 . РЕЗУЛЬТАТЫ РАЗРАБОТОК, ЭКСПЕРИМЕНТАЛЬНЫХ ИССЛЕДОВАНИЙ И ВНЕДРЕНИЯ СЕРИИ ОБРЯДЕР В РАМКАХ АППАРАТНОПРОГРАММНОЙ ПЛАТФОРМЫ МУЛЬТИКОР
4.1. ОПРЕДЕЛЕНИЕ ОПТИМАЛЬНОЙ ГЛУБИНЫ КОНВЕЙЕРА ОБРЯДРА ДЛЯ ПРИЛОЖЕНИЙ СИГНАЛЬНОЙ ОБРАБОТКИ.
4.1.1. Определение статистических характеристик исполняемого кода
4.1.2. Определение параметра у путем схемотехнического синтеза.
4.1.3. Определение оптимальной глубины конвейера.
4.2. ПБРЯДРА ЕЬСОЯЕ, ЕЬС0КЕ Ш И СИСТЕМЫ НА КРИСТАЛЛЕ ВМЗТ,
ВМ2Я НА их ОСНОВЕ.
4.2.1. Организация конвейера ОБРядер ЕГсоге1М, ЕЬсоге1М.
4.2.2. Двухъядерная система на кристалле ВМЗТ
4.2.3. Двухъядерная система на кристалле ВМ2Я
4.3. И8РЯДРО ЕГСОЯЕ и СИСТЕМЫ НА КРИСТАЛЛЕ ВМ4Я, ВМ5Я НА ЕГО ОСНОВЕ
4.3.1. Организация конвейера инструкций 1Э8Рядра ЕГсоге1М
4.3.2. Трхъядерные системы на кристалле ВМ4Я ВМ5Я.
4.4. ОБРядра ЕЬсоке , ЕГсояе 1 м и системы на кристалле МСАМ, МСАМ НА ИХ ОСНОВЕ.
4.4.1. Организация конвейера Э8Рядер ЕЬсоге, ЕГсоге.
4.4.2. Трхъядерная система на кристалле МСАМ.
4.4.3. Трхъядерная система на кристалле МСАМ.
4.5. РЯДРА Е1хоке 1 м, ЕЬсояеЗО и системы на кристалле ВМ7Я, ЫУСОМ НА ИХ ОСНОВЕ.
4.5.1. Организация конвейера ОвРядер ЕЬсогсМ, ЕЬсоге1М.
4.5.2. Пятиядерная система на кристалле ВМ7Я.
4.5.3. Трхъядерная система на кристалле V Навиком
4.6. Принципы и способы построения многоядерных вычислительных
СИСТЕМ НА КРИСТАЛЛЕ С РЕКОНФИГУРИРУЕМЫМИ ПОТОКАМИ ДАННЫХ И УПРАВЛЕНИЯ НА ОСНОВЕ РАЗРАБОТАННЫХ ЯДЕР
4.6.1. Разработка 4ядсрного кластера для 6ядерной системы на кристалле СБИС МГ
4.6.2. Организация потоков данных в кластере 1 .
4.7. Перечень и основные характеристики серийно выпускаемых микросхем, созданных на основе ядер серии xx
ЗАКЛЮЧЕНИЕ.
СПИСОК ЛИТЕРАТУРЫ


Стремительное развитие науки и техники, усложнение решаемых задач и появление новых областей применения микропроцессорной техники требовали и требуют постоянного увеличения ее производительности, и достигаемый рост всегда оказывается ниже запросов наиболее требовательных потребителей, желающих ускорить выполнение своих иррамм. На первом этапе развития вычислительной техники увеличение ее быстродействия было связано, прежде всею, с развитием элементной базы. Вычислительные машины первого поколения, как известно, были построены на электронных лампах. Переход на транзисторы в е годы и интегральные схемы в конце х годов привел не только к радикальному уменьшению габаритов и энергопотребления ЭВМ, но и к столь же впечатляющему увеличению их производительности. После появления интегральных схем прогресс в повышении производительности компьютеров стал в первую очередь определяться развитием технологии их производства. Переход от микронных к субмикронным, а теперь уже и к нанометровым размерам элементов позволил достичь интеграции в сотни миллионов вентилей на одном кристалле, время срабатывания которых измеряется в пикосекундах, а тактовая частота работы микропроцессоров поднялась до единиц гигагерц. Однако уже па первых порах стало понятно, что характеристики вычислительных машин определяются не только элементной базой и технологией производства, но также и способами их построения, их архитектурой. Поэтому одновременно с совершенствованием элементной базы развивались и научные идеи, связанные с логическим построением процессоров, способов организации выполнения последовательности операций, принципами управления ЭВМ всем тем, что впоследствии получило название архитектуры ЭВМ. Архитектура ЭВМ это многоуровневая иерархия аппаратнопрограммных средств, из которых строится ЭВМ. Каждый из уровней допускает многовариантное построение и применение. Конкретная реализация уровней определяет особенности структурного построения ЭВМ. Программа состоит из набора команд, которые выполняются процессором
друг за другом в определенной последовательности. Как программы команды, так и данные хранятся в одной и той же памяти и кодируются в одной и той же системе счисления чаще всего двоичной. Над командами можно выполнять такие же действия, как и над данными. Структурно основная память состоит из пронумерованных ячеек процессору в произвольный момент времени доступна любая ячейка. Архитектура компьютеров, построенных на этих принципах, называется фоинсймановской. Структура вычислительной машины с фоннеймановской архитектурой иллюстрируется рис. Рис. Архитектура фон Неймана. Принципы фон Неймана легли в основу большого количества процессоров , да и в настоящее время влияние классической фоннеймановской архитектуры в современных процессорах достаточно велико. Гарвардская архитекту ра была разработана Говардом Эйкеном в конце х годов в Гарвардском университете с целью увеличить скорость выполнения вычислительных операций и оптимизировать работу памяти 3. Гарвардская архитектура рис. Рис. Гарвардская архитектура. Гарвардская архитектура обеспечивает потенциально более высокую скорость выполнения программы по сравнению с фоннеймановской за счет возможности реализации параллельных операций. Выборка следующей команды может происходить одновременно с выполнением предыдущей, и нет необходимости останавливать процессор на время выборки команды. В гарвардской архитектуре принципиально невозможно производить операцию записи в память программ, что исключает возможность случайного разрушения управляющей программы в случае неправильных действий над данными. Эти особенности определили области применения этой архитектуры построения микропроцессоров. Гарвардская архитектура применяется в микроконтролерах, где требуется обеспечить высокую надежность работы аппаратуры и в сигнальных процессорах, где эта архитектура кроме обеспечения высокой наджности работы устройств позволяет обеспечить высокую скорость выполнения программы, за счт одновременного считывания управляющих команд и обрабатываемых данных, а так же запись полученных результатов в память данных.