Проектирование функциональных блоков программируемой логической интегральной схемы, конфигурируемых с использованием метода сканирования пути

• Автор: Давыдов, Сергей Игоревич
• Шифр специальности: 05.27.01
• Научная степень: Кандидатская
• Год защиты: 2013
• Место защиты: Воронеж
• Количество страниц: 122 с. : ил.

ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ
ГЛАВА Г ОБЗОР СОВРЕМЕННЫХ АРХИТЕКТУР БИС ПРОГРАММИРУЕМОЙ ЛОГИКИ
1Л. Архитектуры индустриальных БИС программируемой логики
1.2. Технологии соединений в трассировочных ресурсах ПЛИС
1.3. Стековые ЗБ БИС программируемой логики .
ВЫВОДЫ К ГЛАВЕ 1
ГЛАВА 2. РАЗРАБОТКА ИМИТАЦИОННОЙ МОДЕЛИ ПЛИС
ВЫВОДЫ К ГЛАВЕ 2
ГЛАВА 3. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ МОДЕЛИ ПЛИС
ЗЛ. Разработка функциональных блоков ПЛИС в САПР ЦиаЛиэ II с использованием двунаправленных программируемых межсоединений
3.2. Разработка функциональных блоков ПЛИС в САПР ЦиаЛия II с использованием однонаправленных программируемых межсоединений на мультиплексорных структурах
3.3. Разработка схемы конфигурирования ПЛИС с использованием метода сканирования пути
ВЫВОДЫ К ГЛАВЕ 3
ГЛАВА 4. ПРОЕКТИРОВАНИЕ ТОПОЛОГИИ КРИСТАЛЛА ПЛИС
ВЫВОДЫ К ГЛАВЕ 4
ОСНОВНЫЕ РЕЗУЛЬТАТЫ И ВЫВОДЫ
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

ВВЕДЕНИЕ
Актуальность темы. В настоящее время на зарубежном рынке больших интегральных схем (БИС) представлено более 20 фирм, разрабатывающих БИС программируемой логики (Altera, Xilinx, Actel, Atmel, Achronix, Tabula и др), которые ежегодно представляют более 10 новых типов программируемых логических интегральных схем (ПЛИС), отражающих современные тенденции проектирования - использование концепции системы на кристалле (System on Chip, SoC), содержащей микропроцессорное ядро, специальные вычислители, сложные интерфейсные контроллеры, специализированные аппаратные блоки и др. Например, БИС программируемой логики серии Stratix V фирмы Altera, могут содержать кроме массива программируемой логики несколько аппаратных процессорных ядер Cortex и специализированные аппаратные блоки для цифровой обработки сигналов, такие как встроенные перемножители с переменной точностью вычислений.
Крупные производители ПЛИС активно продвигают свои передовые ПЛИС емкостью более 3 млн. эквивалентных логических вентилей, выполненные по технологии 28 нм, обладающие большим количеством эквивалентных логических элементов, и имеющих в своём составе микропроцессорные ядра и различные аппаратные блоки цифровой обработки сигналов.
На отечественном рынке представлены ПЛИС фирмы ОАО "КТЦ-Электроника" серии 5576 типа 5576ХС1Т, 5576ХС1Т1, 5576ХС2Т, 5576ХСЗТ, 5576ХС4Т с логической емкостью 50-250 тыс. эквивалентных логических вентилей , изготовленные по 180-нм проектным нормам КМОП — техпроцесса, близкие по своим техническим характеристикам к ПЛИС серии FLEX компании Altera.
Поэтому актуальным является проработка и поиск новых видов архитектур и новых методов программируемых межсоединений трассировочных ресурсов, а также новых методов проектирования ПЛИС. Ускорить процесс разработки можно, осуществляя проектирование на различных уровнях: системном, функциональном, схемотехническом, топологическом (физическом). Процесс проектирования ПЛИС в
отличие от заказных БИС осложняется рядом причин, одна из них - это отсутствие специализированных САПР, учитывающих технологические и архитектурные особенности ПЛИС. На практике проектирование осуществляется с помощью САПР Cadence.
Работа выполнена в соответствии с планом комплексных исследований, проводимых на кафедре «Полупроводниковая электроника и наноэлектроника» ФГБОУ ВПО «Воронежский государственный технический университет» по теме НИР ГБ 2010.34 «Физические основы технологии и проектирование полупроводниковых изделий микроэлектроники» (№ гос. per. 012010052625).
Цель работы - применение современных подходов в проектировании к разработке новых видов ПЛИС: разработка модели ПЛИС на системном уровне с генерацией кода языка VHDL для его последующего использования на функциональном уровне в САПР Quartos II; применение метода «стандартных ячеек» для схемотехнического и топологического уровней проектирования. Для достижения поставленной цели в диссертации решались следующие задачи:
1. Провести сравнительный анализ технологии соединения с патентованными названиями multi-driver, single-driver, DirectDrive в трассировочных ресурсах современных зарубежных ПЛИС.
2. Разработать визуально-имитационную модель коммутации трассировочных ресурсов ПЛИС в системе Matlab/Simulink. Определить оптимальную длину сегментации межсоединений в трассировочных ресурсах. В пакете HDL Coder Matlab/Simulink сгенерировать код высокоуровневого языка описания аппаратных средств (VHDL) для последующего использования при разработке функциональной модели.
3. Разработать функциональную модель ПЛИС в САПР Quartus II с одноуровневой структурой соединений с использованием двунаправленных межсоединений в горизонтальном и вертикальном направлениях, сегментируемых электронными ключами, находящимися в маршрутизаторах. Разработать функциональную модель с использованием пар

использованием межсоединений и коммутационных слоев, размещенных на самих корпусах). Позднее операция монтажа кристаллов друг на друга с последующей упаковкой в единый корпус ((^аскеёсйе», 30-Б1С, ЗОз1аскес11С, стекированные трехмерные ИС) и последующего межсоединения методом разварки проволочных выводов получила более широкое распространение (рис. 1.32 - рис. 1.34) [48-49].
один кристалл ТрИ кристалла
шесть кристаллов
Рис. 1.32 Стековые фаскеёсПе) 30 БИС по технологии N011 ТБV с разваркой выводов и последующей упаковкой в единыйВОА-корпус [52]
Рис. 1.33 Монтаж кристаллов друг на друга и соединения их с помощью разварки выводов: а) 4 кристалла (технология фирмы СЫрРАС); б) 20 кристаллов с толщиной 25 мкм по технологии фирмы Нушх [52]