Автоматизация системного этапа проектирования цифровых устройств обработки сигналов

• Автор: Репнева, Анастасия Игоревна
• Шифр специальности: 05.13.12
• Научная степень: Кандидатская
• Год защиты: 2012
• Место защиты: Москва
• Количество страниц: 140 с. : ил.

СОДЕРЖАНИЕ
ВВЕДЕНИЕ
1 Анализ современного состояния проектирования устройств цифровой обработки сигналов бортовых авиационных РЭС

1.1 Анализ эффективности построения бортовых

авиационных РЭС

1.2 Анализ особенностей системного этапа проектирования РЭС

1.3 Средства автоматизации системного проектирования

1.4 Постановка задачи

2 Моделирование устройств цифровой обработки

сигнала на системном этапе проектирования

2.1 Выбор математического аппарата моделирования цифровых устройств на системном этапе
2.2 Разработка математической модели
2.3 Верификация
3 Разработка алгоритмов автоматизации системного этапа проектирования устройств цифровой обработки сигналов
3.1 Выбор критерия оптимизации КТВ устройств цифровой обработки сигнала бортовых авиационных РЭС
3.2 Постановка задачи оптимизации
3.3 Разработка алгоритма построения КТВ УЦОС
4 Апробация и практическое применение
4.1 Разработка программного обеспечения
4.2 Экспериментальное исследование алгоритма
ЗАКЛЮЧЕНИЕ
СПИСОК ЛИТЕРАТУРЫ
СПИСОК ИЛЛЮСТРАЦИЙ
ПРИЛОЖЕНИЯ
Приложение
Приложение
Приложение

Введение
Современный этап развития радиоэлектронной техники характеризуется преимущественным ростом доли цифровых электронных средств относительно аналоговых.
Эта тенденция обусловлена следующими факторами:
- значительным ростом степени интеграции цифровых устройств, приведшим к расширению их функциональных возможностей (за последнее 10 лет степень интеграции цифровых процессоров возросла более чем в 50 раз);
- расширением частотного диапазона цифровых устройств, обусловленного появлением АЦП, работающих на частотах несколько ГГц (АЭОШЮОО- 1ГГц, АБС0801500- 1,5ГГцит.д.)[79];
- снижением потребляемой мощности цифровых устройств обусловлено применением инновационных технологий производства микроэлектронной техники и, как следствие, переходом на напряжение питания (1,5-2,5)В.
Охарактеризовать повышение степени интеграции можно уменьшением размеров отдельных интегральных схем. Например, в 2005 году оборудование для производства процессоров фирмы 1Ще1 позволяло получать элементы на кристалле размером до ЮОнм. В последующее четыре года фирме 1Ще1 удалось уменьшить размеры отдельного транзистора до 30нм[80]. Следует отметить, что развитие технологии идет непрерывно и в настоящее время анонсирован процессор с размерами транзисторов 7нм. Хронология развития цифровых процессоров[69] приведена на рисунке 1.

Кол-во
транзисторов
Рисунок 1 - Хронология развития цифровых процессоров
Рост степени интеграции также стимулировал развитие аналоговых цифровых устройств в первую очередь аналого-цифровых преобразователей. Одним из факторов стимулирующих интенсивное развитие АЦП стало увеличение частоты дискретизации, а следовательно и производительности АЦП.
Развитие цифровых устройств с одновременным уменьшением их размеров привело к появлению на рынке дешевых высокоскоростных модулей памяти большого объема.
Рисунок 2 - Хронология развития оперативных запоминающих устройств

- метод конечных автоматов (графов состояний)[12];
- граф - схемы алгоритмов (ГСА)[5;29];
- сети Петри [11 ;28;43].
Существуют и другие методы, такие как маркированные графы[43], системы замещения векторов[43], системы сложения векторов[43], но они не получили достаточно широкого применения в моделировании [10].
Подробный анализ и сравнение возможностей вышеперечисленных методов моделирования дискретных систем [43], показывает, что граф-схемы алгоритмов и конечные автоматы не позволяют моделировать динамику работы. Поэтому за основу были взяты сети Петри, обладающие наибольшей моделирующей мощностью.
Классические сети Петри удовлетворяют поставленным выше требованиям к устройству моделирования лишь частично, следовательно, для адекватного представления и моделирования цифровых устройств и вычислительных систем в классические сети Петри вводятся расширения и ограничения. Как показано в [28;43], введение расширений в классические сети Петри имеет двоякое влияние: с одной стороны увеличивается моделирующая мощность вплоть до мощности машин Тьюринга, с другой стороны уменьшается разрешимость сетей, то есть возможность их анализа и преобразования. Рассмотрим основные ограничения и расширения, порождающие модификации сетей с точки зрения их пригодности для моделирования и анализа УЦОС (таблица 2.1). Введение сдерживающих дуг[28] позволило изменить правило запуска перехода следующим образом: переход является разрешенным, когда фишки во всех его (обычных) входах и отсутствуют в сдерживающих. Помещением фишек в сдерживающие дуги можно моделировать задачи приоритетного обслуживания.
Разработаны временные сети Петри [28], где каждому переходу г) ставится в соответствие два момента времени 51 и 52 Переход г) может быть запущен, если он разрешен к моменту только в интервале от 5/ до т]2 . Временные сети допускают проверку позиции на нуль путем моделирования