Методология повышения эффективности технологических процессов микроэлектронного производства и надежности изделий микроэлектронной техники на базе спецвоздействий

• Автор: Попо, Родион Афанасьевич
• Шифр специальности: 05.02.22
• Научная степень: Докторская
• Год защиты: 2005
• Место защиты: Москва
• Количество страниц: 218 с. : ил.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы

ф Цель работы

Научная новизна

Практическая ценность

Положения, выносимые на защиту

Публикации

Личный вклад

ГЛАВА

ОСНОВЫ ОРГАНИЗАЦИИ ПРОИЗВОДСТВА НАДЕЖНЫХ ИЗДЕЛИЙ

МИКРОЭЛЕКТРОННОЙ ТЕХНИКИ

1.1.Основные факторы ненадежности интегральных микросхем
1.1.1. Дефекты окисла при изготовлении микросхем
1.1.2.Поверхностные эффекты в кремниевых элементах
1.1.3.Дефекты металлизации
ф 1.1 АОтказы резисторов микросхем
1.1.5.Отказы емкостных элементов микросхем
П.б.Механизмы отказов в МДП - транзисторах
1.1.7. Влияние корпуса на отказы микросхем
1.2. Повышение надежности электронной аппаратуры за счет новых технологий
1.3. Надежность резервированных объектов
1.4. Использование корректирующих кодов для повышения: эксплуатационной надежности ЭВА
1.5. Основные методы контроля изделий электронной техники
1.6. Испытания микроэлектронных изделий
1.7. Прогнозирование надежности микроэлектронных изделий
ф 1.9. Выводы
Глава
УСКОРЕННЫЕ ИСПЫТАНИЯ В ПРОИЗВОДСТВЕ ИЭТ
2.1. Основные направления ускоренных испытаний
2.2. Воздействие повышенных температур и напряжений на МОП ЗУ
2.3. Выбор методики ускоренных испытаний БИС ЗУ 565РУ1
2.4. Выбор и обоснование температуры испытаний
2.5. Выбор превышающего напряжения и способа его приложения
2.6. Обоснование времени проведения ускоренных испытаний
2.7. Требования к стенду для ускоренных испытаний микросхем типа 565РУ1
2.8. Контроль работоспособности 565РУ1
# 2.9. Пример разработки стенда для ускоренных испытаний 565РУ1
2.10. Анализ результатов исследования микросхем 565РУ1
2.11. Пример разработки стенда для ускоренных, испытаний микросхем 565РУ5 и 565РУ6

2.12. Методика ускоренных испытаний ПЗУ 556 серии
2.13.Вывод ы
Глава
ФИЗИЧЕСКИЕ ОСНОВЫ РАДИАЦИОННЫХ ЯВЛЕНИЙ В КРЕМНИЕВЫХ ТРАНЗИСТОРАХ
3.1. Радиационные дефекты в кремнии
3.2. Радиационные эффекты в кремниевых транзисторах
3.3.Поверхностные эффекты в полупроводниковых приборах, вызванных радиацией
3.4.Вывод ы
Глава
ВЛИЯНИЕ ТЕХНОЛОГИЧЕСКИХ И КОНСТРУКТИВНЫХ ОСОБЕННОСТЕЙ ИНТЕГРАЛЬНЫХ ТРАНЗИСТОРОВ НА ИХ РАДИАЦИОННУЮ СТОЙКОСТЬ
4.1. Технологические особенности исследованных интегральных транзисторов, источники излучений и методика облучения
4.2.Влияние радиации на кремниевые биполярные транзисторы
4.3.Влияние рентгеновского излучения на коэффициент усиления по току транзисторов
4.4.Влияние электронного облучения на коэффициент усиления по току транзисторов
4.5. Влияние у- излучения на коэффициент усиления по току транзисторов
4.6. Влияние у -нейтронного облучения на коэффициент усиления по току транзисторов
4.7.Влияние облучения протонами на коэффициент усиления по току транзисторов
4.8. Сравнение различных видов излучений по воздецствию на транзисторы
4.9. Влияние облучения на обратные токи переходов и токи утечки транзисторов микросхем
4.10.Влияние облучения на напряжения пробоя
4.11. Влияние облучения на й'-параметры транзисторов микросхем
4.12. Выводы
Глава
РАДИАЦИОННЫЕ ЭФФЕКТЫ В ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ.. 134 .5.1. Влияние гамма-облучения на МОП транзисторы интегральных микросхем (ИМС)
5.2. Радиационная стойкость микросхем 564 серии к гамма- облучению
5.3. Радиационная стойкость интегральных микросхем серии 1526
5.4. Исследование микросхем памяти для оценки их радиационной стойкости
5.5.Вывод ы

ГЛАВА
ФИЗИЧЕСКИЕ ОСНОВЫ ИСПЫТАНИЙ И СОВЕРШЕНСТВОВАНИЕ МЕТОДОВ ИСПЫТАНИЙ МИКРОСХЕМ ДЛЯ ОЦЕНКИ ИХ
РАДИАЦИОННОЙ СТОЙКОСТИ
6Л .Последовательность испытаний ИМС для определения их радиационной
стойкости
6.2.0пределение аналогов микросхем по радиационной стойкости
6.3.Классификация ИМС по радиационной стойкости
6.4.Моделирование гамма-импульсного воздействия электронным импульсным воздействием
6.5.Вывод ы
Глава
ИСПОЛЬЗОВАНИЕ РАДИАЦИОННОЙ ТЕХНОЛОГИИ В
ПРОИЗВОДСТВЕ ИМС
7.1.Влияние гамма-облучения и отжига на критериальные параметры ИМС
564ЛЕ5
7.2.0тбраковка потенциально дефектных ИМС на пластинах
7.3.Отбраковка потенциально дефектных ИМС методом повышения температуры и подачи превышающего импульсного напряжения по шине
питания
7.4.Выводы
ОСНОВНЫЕ ВЫВОДЫ
ОСНОВНЫЕ РЕЗУЛЬТАТЫ
Список использованных источников
ПРИЛОЖЕНИЯ
сигнала +12 В. При приходе внутреннего синхроимпульса "Ф2" на затворы транзисторов УТ4 и УТ6 (рис.2.3) на истоки этих же транзисторов подается превышающий импульс (по входу Цед), который будет практически полностью передан на сток одного из транзисторов при переключении триггера УТ4, УТ5 - УТ6, УТ7, то есть, превышающее напряжение будет передано на одну из обкладок запоминающих емкостей, подключенной к выводу идд, в то время как вторая обкладка при подаче на полушину столбца логического "О" будет фактически подключена к общему выводу. Тем самым к запоминающим емкостям строки, выбор которых определяется состоянием младших шести разрядов адреса ЗУ, прикладывается повышенное напряжение. В процессе перебора адресов все запоминающие емкости матрицы памяти испытывают воздействие повышенного напряжения. Время переключения триггера, находящегося до прихода сигнала "Ф2" в равновесном состоянии, определяется емкостями полушин каждого столбца и подзатворными емкостями транзисторов УТ5, УТ7 в каждом усилителе, и равно 10 ч- 20 не. После этого заканчивается переключение триггера (усилителя) воспроизведения. Однако, увеличивая длительность сигнала "СЕ", тем самым увеличивается время действия на затворы транзисторов УТ5 и УТ7 сигнала "Ф2" с формирователя внутреннего сигнала ЗУ "ЭФ2". Поэтому воздействие превышающего напряжения на запоминающие емкости можно увеличить, увеличивая длительность сигнала "СЕ" в определенных границах. При 1се>2мкс полное прохождение теста типа N (И-число ячеек ЗУ) увеличивается до 2 х 4096 х 2мкс = 16 и более секунд, что не позволяет уплотнить частоту превышающего воздействия. Величина амплитуды и длительность этого воздействия выбираются окончательно в процессе испытаний. На рис.2.6 показано, как можно подавать превышающий импульс при испытаниях 565РУ1.
2.6. Обоснование времени проведения ускоренных испытаний
Большинство методик предполагает проведение ускоренных испытании в течение 72-Т-250 часов. Однако, увеличивая время испытаний, снижаем их эффективность, так как при массовом производстве микросхем организовать одновременные ускоренные испытания с последующим функциоЕ1альным контролем невозможно. Из опыта по оценке надежности микросхем типа 565РУ1 известно, что для выявления отказов при начальной приработке ЗУПВ требуется 140 часов [35]. Учитывая выбранные режимы испытаний, а также оценивая ускоряющий эффект воздействия в соответствии с уравнением Аррениуса, можно снизить время ускоренных испытаний до 8 часов. Изменяя время испытаний и параметры превышающих воздействий в процессе проведения эксперимента, можно добиться, чтобы потенциально годные микросхемы не изменяли своих характеристик в