Технология проектирования программного обеспечения систем управления комплексами транспортировки и сортировки интегральных микросхем и модулей

• Автор: Королев, Юрий Вячеславович
• Шифр специальности: 05.13.06
• Научная степень: Кандидатская
• Год защиты: 2001
• Место защиты: Санкт-Петербург
• Количество страниц: 222 с. : ил

Содержание.
1. Системы транспортировки и сортировки интегральных микросхем
1.1 Причины разработки систем транспортировки и сортировки
интегральных микросхем
1.2 Требования к системам транспортировки и сортировки микросхем
1.3 Некоторые подходы к построению систем транспортировки и
сортировки интегральных микросхем
1.3.1 Обзор подсистем
1.3.2 Подсистема загрузки микросхем в систему
1.3.3 Подсистемы транспортировки микросхем
1.3.4 Подсистема загрузки/разгрузки тестера
1.3.5 Подсистема сортировки микросхем
1.4 Достоинства и недостатки различных принципов построения систем
транспортировки и сортировки микросхем
1.5 Основные результаты главы
2 Информационно-логическая модель системы транспортировки и сортировки микросхем
2.1 Причины построения модели
2.2 Выбор типа модели
2.2.1 Алгоритмическая модель
2.2.2 Объектная модель
2.3 Понятие объектной модели системы
2.3.1 Принципы формирования объектной программной модели
2.3.2 Уровни абстракции объектной программной модели
2.3.3 Результат построения объектной модели
2.4 Система возможных связей и отношений между объектами модели
2.4.1 Характер взаимодействия объектов модели
2.4.2 Направленность информационных связей
2.4.3 Время жизни информационных связей
2.4.4 Информационная нагрузка
2.5 Выделение объектов верхнего уровня иерархии
2.6 Детализация моделей агрегированных объектов верхнего уровня
иерархии
2.6.1 Объект «Подсистема загрузки»
2.6.2 Объект «Подсистема транспортировки»

2.6.5 Объект «Подсистема термостатирования»
2.7 Проектирование структуры объектов подсистем
2.7.1 Система состояний объекта
2.7.2 Источники возмущений
2.7.3 Обработка информационных потоков
2.7.4 Функционирование объекта управления
2.8 Основные результаты главы
3. Программный комплекс управления системой транспортировки и сортировки интегральных микросхем
3.1 Назначение программного комплекса
3.2 Программные слои комплекса управления
3.2.1 Слой взаимодействия с электронными компонентами системы
3.2.2 Слой хранения информации о системе
3.2.3 Слой анализа текущего состояния системы
3.2.4 Слой управления функционированием прикладных модулей
3.2.5 Слой взаимодействия с оператором
3.2.6 Слой прикладных модулей управления
3.3 Результаты использования программного комплекса
3.4 Основные результаты главы
4. Разработка программного комплекса управления
4.1 Описание системы транспортировки и сортировки модулей памяти
4.2 Выделение подсистем установки
4.3 Проектирование подсистем системы транспортировки, тестирования и
сортировки модулей памяти
4.3.1 Подсистема загрузки
4.3.2 Подсистема транспортировки
4.3.3 Подсистема перезагрузки тестера
4.3.4 Подсистема сортировки модулей
4.3.5 Программная реализация объекта «Транспортер N2»
4.4 Основные результаты главы
ЗАКЛЮЧЕНИЕ
ПРИЛОЖЕНИЕ
ЛИТЕРАТУРА,

ВВЕДЕНИЕ
Диссертационная работа была выполнена на кафедре Автоматики и Процессов Управления Санкт-Петербургского Электротехнического Университета при участии автора в разработке технологических линий транспортировки, тестирования и сортировки интегральных микросхем и модулей компанией Acuid Corporation Ltd.
Высокая скорость развития современной полупроводниковой промышленности, рост количества компаний, работающих в этой отрасли, привели в постоянному расширению набора требований, предъявляемых к системам транспортировки, сортировки и тестирования интегральных микросхем и модулей. Быстрая смена технологий производства и тестирования полупроводниковых изделий обусловливает необходимость оперативной модификации или замены компонент систем. Согласно исследованиям, проведенным американской консалтинговой компанией ARC Advisory Group, объем мирового рынка систем автоматизации производственных процессов растет. В период с 2000 по 2005 год прогнозируется усредненный годовой коэффициент роста 3.9%. В условиях жесткой экономической конкуренции и высокой стоимости оборудования особую важность приобретает задача минимизации времени простоя модифицируемой технологической линии, а так же повышение эффективности процесса разработки новых установок. Решение проблемы предполагает охват множества сторон процесса разработки программного обеспечения, призванного управлять компонентами системы. Среди них повышение эффективности использования знаний разработчиков аппаратной части и технологов, ускорение процесса перехода от модели программного комплекса к реализации программного кода, упрощение процесса контроля соответствия программной реализации модулей управления разработанной спецификации, ускорение внедрения новых систем в существующие среды.
С точки зрения анализа проблематики проектирования, характеристики текущего периода развития приводят к выводу о том, что одной из актуальных проблем в данной предметной области является

1.3.4 Подсистема загрузки/разгрузки тестера
Подсистема загрузки/разгрузки тестера предназначена для извлечения микросхем из системных носителей, установки их в разъемы тестера и возврата обратно после завершения процесса тестирования. Эффективность работы этой подсистемы является одной из основных составляющих, определяющих оптимальность использования тестера. Простейшим архитектурным решением организации подсистемы является однопоточное построение. Структурная схема такой организации изображена на рис. 1.21. Для подобного построения подсистемы фазы ее работы и работы тестера выстроены последовательно: загрузка разъемов тестера - тестирование - разгрузка разъемов тестера. Временная диаграмма изображена на рис. 1.22. В этом случае время простоя тестера t можно
записать как t =t,+t (1),

где ^ - время загрузки разъемов тестера, а / - время разгрузки. Очевидно,
что при таком построении подсистемы тестер будет простаивать во время выгрузки протестированной партии микросхем и загрузки новой партии. Разработчики прикладывают много усилий для минимизации этого времени, однако при коротких тестах - порядка секунд - может оказаться, что коэффициент загруженности тестера менее 50%. Можно утверждать, что система не эффективна для t < t .
Рис. 1.21 Однопоточная подсистема загрузки/разгрузки тестера.