Синтез и реализация дельта-сигма АЦП двоичного и троичного кода с расширенной полосой рабочих частот и малой потребляемой мощностью

• Автор: Пилипко, Михаил Михайлович
• Шифр специальности: 05.12.04
• Научная степень: Кандидатская
• Год защиты: 2010
• Место защиты: Санкт-Петербург
• Количество страниц: 225 с. : ил.

Содержание работы
Введение
1 Основные положения теории аналого-цифрового преобразования сигналов
1.1 Аналого-цифровые преобразователи систем связи
1.1.1. Назначение и характеристики аналого-цифровых преобразователей
1.1.2 Типы аналого-цифровых преобразователей
1.1.3 Аналого-цифровые преобразователи на основе дельта-сигма модуляторов
1.1.4 Особенности моделирования дельта-сигма модуляторов
1.2 Двоичная и троичная системы представления данных
1.3 Основные функции троичной логики
1.4 Особенности построения троичных устройств
1.5 Цель и задачи работы
2 Построение устройств двоичной логики
2.1 Инвертор
2.2 Элемент «И-НЕ»
2.3 Одноразрядный сумматор
2.3.1 Особенности построения одноразрядных сумматоров
2.3.2 КМОП-сумматор
2.3.3 РТЬ-сумматор
2.3.4 Методика моделирования одноразрядных сумматоров
2.4 Триггер задержки (Э-триггер)
2.5 Функциональное моделирование двоичных устройств
2.5.1 Обоснование выбора среды моделирования
2.5.2 Моделирование двоичных устройств в БтшНпк:
2.6 Выводы
3 Синтез устройств троичной логики
3.1 Синтез базового троичного вентиля
3.2 Синтез одноразрядного троичного умножителя
3.3 Синтез одноразрядных троичных сумматоров
3.3.1 Особенности построения и функционирования одноразрядных
троичных сумматоров
3.3.2 Синтез полусумматора

3.3.3 Синтез неполного сумматора на основе блоков троичного вентиля
3.3.4 Синтез неполного сумматора с использованием характеристических функций
3.3.5 Синтез неполного сумматора с использованием двоичных сумматоров
3.3.6 Синтез полного сумматора
3.3.7 Моделирование одноразрядных троичных сумматоров
3.4 Троичный триггер задержки (D-триггер)
3.4.1 Троичный D-триггер на основе троичных инверторов
3.4.2 Троичный D-триггер с использованием двоичных D-триггеров
3.5 Функциональное моделирование троичных устройств в ПО Simulink
3.5.1 Обоснование выбора среды моделирования
3.5.2 Реализация и моделирование троичного вентиля
3.5.3 Реализация и моделирование одноразрядного троичного умножителя
3.5.4 Реализация и моделирование троичного полусумматора
3.5.5 Реализация и моделирование неполного троичного сумматора
3.5.6 Реализация и моделирование полного троичного сумматора
3.5.7 Реализация и моделирование троичного D-триггера
3.6 Выводы
4 Синтез дельта-сигма модуляторов двоичного и троичного кода
4.1 Общие положения теории синтеза дельта-сигма модуляторов
4.1.1 Свойства дельта-сигма модулятора
4.1.2 Анализ схемы дельта-сигма модулятора второго порядка
4.1.3 Моделирование дельта-сигма модулятора на функциональном уровне
4.1.4 Методика синтеза двоичного и троичного дельта-сигма модуляторов АЦП
4.2 Схемная реализация двоичного и троичного дельта-сигма модуляторов
второго порядка
4.2.1 Структуры дельта-сигма модуляторов
4.2.2 Моделирование двоичного и троичного дельта-сигма модуляторов
на схемном уровне
4.3 Разработка операционного усилителя
4.3.1 Двухкаскадный операционный усилитель
4.3.2 Телескопический каскодный операционный транскондуктивный усилитель
4.3.3 Операционный транскондуктивный усилитель по схеме «свернутый каскод»
4.3.4 Операционный транскондуктивный усилитель по схеме «свернутый каскод»
с расширенным диапазоном амплитуд
4.3.5 Дифференциальный ОТУ по схеме «свернутый каскод» с расширенным диапазоном амплитуд и пониженной потребляемой мощностью
4.4 Схемотехническая реализация дельта-сигма модулятора
4.4.1 Разработка компонентов схемы дельта-сигма модулятора
4.4.2 Моделирование двоичного и троичного дельта-сигма модуляторов
на схемотехническом уровне
4.5 Выводы
5 Синтез децимирующего фильтра
5.1 Особенности построения децимирующего фильтра
5.2 Каскадные интеграторно-гребенчатые фильтры
5.2.1 Основные положения процедуры синтеза интеграторно-гребенчатых фильтров
5.2.2 Методика синтеза интеграторно-гребенчатых фильтров
5.3 Синтез интеграторно-гребенчатых фильтров двоичного и троичного дельта-сигма АЦП
5.3.1 Реализация двоичного интеграторно-гребенчатого фильтра дельта-сигма АЦП
5.3.2 Реализация троичного интеграторно-гребенчатого фильтра дельта-сигма АЦП
5.4 Общие положения синтеза фильтра с БИХ
5.5 Синтез БИХ-фильтра для двоичного и троичного дельта-сигма АЦП
5.5.1 Реализация двоичного БИХ-фильтра для дельта-сигма АЦП
5.5.2 Реализация троичного БИХ-фильтра для дельта-сигма АЦП
5.6 Выводы
6 Экспериментальные исследования разработанных устройств
6.1 Постановка задачи экспериментальной проверки теоретических результатов
6.2 Экспериментальные исследования двоичного дельта-сигма модулятора
6.3 Экспериментальные исследования двоичного децимирующего фильтра
6.3.1 Общие характеристики фильтра
6.3.2 Разработка и моделирование схемы фильтра на транзисторном уровне
6.3.3 Разработка и моделирование кристалла фильтра
6.3.4 Измерения характеристик микросхемы
6.4 Выводы
Заключение
Список литературы

2 Построение устройств двоичной логики
2.1 Инвертор
Для построения цифровой части дельта-сигма АЦП разработаны схемы и топология кристаллов базовых устройств двоичной логики, а также более сложных арифметических устройств на их основе. Схемы реализованы при помощи программного обеспечения Virtuoso компании Cadence Design S ystems с использованием параметров микроэлектронной МОП технологии UMC 0.18um 1Р6М mixed-mode/RF с напряжением питания 1.8В. Рассмотрим особенности построения основных схемных логических блоков.
Схема КМОП-инвертора приведена на рис.2.1. Длина канала у обоих транзисторов выбрана минимальной для обеспечения наилучшего быстродействия, в данном случае / = 180 нм. Симметричный вид передаточной характеристики инвертора (рис.2.2) достигается выбором соответствующего соотношения ширины и-МОП транзистора и р-МОП транзистора. Абсолютные значения ширины транзисторов в каждом конкретном случае зависят от требуемой нагрузочной способности инвертора. В большинстве случаев используется инвертор с размерами p-МОП и и-МОП транзисторов Wp I Lp = 1100/180 и
W„IL„ =240/180 [нм]. Топология кристалла данного инвертора приведена на рис.2.3. Среднее время задержки распространения сигнала в схеме КМОП-инвертора составило для нагрузки в виде одного инвертора tM р1 = 45пс, для нагрузки в виде десяти инверторов
С,) рю = 155пс; средний статический ток Icm = 11пА.