Исследование и развитие схемотехники цифровых последовательных интерфейсов в составе интегральных микросистем

• Автор: Сомов, Олег Анатольевич
• Шифр специальности: 05.27.01
• Научная степень: Кандидатская
• Год защиты: 2005
• Место защиты: Москва
• Количество страниц: 116 с. : ил.

Содержание
Введение.
Глава 1. Современный уровень и перспективы развития цифровых последовательных интерфейсов

1.1 Основные группы ЦПИ и области их применения

1.2 Перспективы развития ЦПИ.

1.3 Проблемы проектирования ЦПИ

1.3.1 Ограничения интерфейсов.

1.3.2 Кабельные эффекты.

1.4 Выводы к Главе 1.

Глава 2. Формирование и регистрация сигналов в кабеле

2.1 Моделирование сигналов в кабеле

2.2 Эквалайзеры электронные средства компенсации искажений сигналов в кабеле
2.2.1 Эквалайзеры в системах связи с непрерывным однонаправленным потоком информации
2.2.2 Эквалайзеры в системе связи с двунаправленной пакетной передачей информации
2.3 Элементы защиты от ЭСР.
2.3.1 Расчет стандартного элемента защиты от электростатических разрядов
2.3.2 Расчт входной мкости
2.3.3 Расчет стандартного элемента защиты от ЕБЭ с учтом влияния паразитных биполярных транзисторов
2.3.4 Расчет нового элемента защиты от ЕБП с помощью разработанной методики моделирования
2.3.5 Топологические чертежи
2.4 Выводы к Главе 2.
Глава 3. Помехоустойчивая цифровая обработка высокочастотных сигналов в ЦПИ
3.1 Блок СЭЛ.
3.2 Блоки синхронизации
3.2.1 Блок инициализации начальных установок схем синхронизации.
3.2.2 ФЛГ1Ч с генератором, управляемым цифровым кодом.
3.2.2.1 Кольцевой генератор, управляемый цифровым кодом ГУК, с многофазным выходом.
3.2.2.2 Частотный детектор
3.2.2.3 Апериодический цифровой частотнофазовый детектор.
3.2.2.4 Цифровой фильтр и цифровой интегратор с ограничением
3.2.2.5 Детектор знака разности фаз для демпфирования колебаний ФАПЧ
3.2.2.6 Метод управления синхрогенератором с ФАПЧ с помощью двух независимых контуров управления и блока выбора режима.
3.2.2.7 Конструктив топология синхрогенератора с ФАПЧ.
3.3 Методика функциональной и параметрической верификации высокочастотных аналоговых и аналогоцифровых блоков.
3.4 Выводы к Главе 3.
Глава 4. Аттестация и контроль микросхем ЦПИ
4.1 Этапы проектирования и подготовки производства.
4.1.1 Основные этапы проектирования.
4.2 Встроенные средства контроля.
4.3 Метод аттестационных спутников.
4.4 Выводы к Главе 4.
Глава 5. Практическая реализация микросхем ЦПИ
5.1 Кабельный повторитель
5.2 Трансмиттерный эквалайзер для VI передатчика
5.3 Ресиверный эквалайзер VI приемника
5.4 Выводы к Главе 5.
Заключение
Литература


Схемы трансмиттерного и ресиверного эквалайзеров построены на основе цифровой схемотехники и предназначены для компенсации кабельных эффектов в ЦПИ с двунаправленной пакетной передачей информации. Разработана новая схема устройства синхронизации потока входных данных, построенная только на цифровых элементах и обеспечивающая помехоустойчивую обработку широкополосных импульсных сигналов. Технические решения, полученные в диссертации, обеспечили создание ряда изделий электронной техники с параметрами на уровне мировых достижений. Результаты практических разработок отражены в Актах внедрения. Патенты и заявки на изобретения обеспечивают патентную защиту новых изделий электронной техники. Результаты диссертации используются в учебной программе по курсу “Схемотехническое проектирование микроэлектронных устройств” в Московском Государственном техническом университете имени Н. Э. Баумана. Основные результаты диссертации в полном объеме использованы в ООО “Юник Ай Сиз”, г. Москва, при выполнении ОКР по разработке трех новых изделий электронной техники. Основные принципы работы ЦПИ включены в учебный план по курсу “Схемотехническое проектирование микроэлектронных устройств” в МГТУ им. Н.Э. Баумана. Приемопередатчик универсальной последовательной шины для связи между компьютером и периферийными устройствами (USB версии 2. Активный кабельный повторитель для интерфейсов версии USB 1. Многократное сокращение времени расчетов для высокочастотных (>0 МГц) аналоговых блоков при сохранении точности вычислений достигается использованием интегрированных R-C эквивалентов проводников в модели аналогового блока. И.-С эквиваленты. Требования реализованы в САПР АУОСАП. Для сокращения затрат на подготовку производства высокочастотных микросхем требуется создание БИС аттестационного спутника, включающего специализированные контрольные блоки для полноценного функционального контроля создаваемой микросистемы. Искажения сигналов на входах БИС уменьшаются при использовании новых элементов защиты от электростатических разрядов с уменьшенной электрической емкостью мощных ключевых транзисторов. Уменьшение размеров и емкости ключевых транзисторов в два раза, при сохранении их сопротивления, достигается введением схемы управления, открывающей одновременно два ключа (к шинам питания и заземления) при любом направлении разрядного тока. Новые схемы трансмиттерного и рссивсрного эквалайзеров, не использующие аналоговых фильтров, обеспечивают компенсацию искажений широкополосных сигналов в линиях связи, характерных для интерфейсов с двунаправленной пакетной передачей информации. Глава 1. В современном компьютере достаточно много различных разъемов для подключения внешних устройств. Некоторые из них устарели, некоторые только внедряются. Порты можно классифицировать по типу передачи данных: последовательно/параллельно, однонаправлено/двуиаправлено. Одни допускают соединение только двух устройств, другие же создают целую шинную организацию, объединяющую много устройств. Попробуем разобраться в некоторых особенностях и характеристиках следующих интерфейсных портов: 8-, 8-2/8, 1ЕЕЕ , ШЕЕ , ШВ, И VI. Интерфейс 8- [1. Спецификация Я8-2 была принята в качестве стандарта ассоциацией Е1А, а через несколько лет (в ) была принята третья версия стандарта Я8-2С, которая является на данный момент наиболее широко распространенной среди персональных компьютеров. В большинстве других источников заостряется внимание на том, что ИЗ (Кесошеппбес! П) не патентованный стандарт, а лишь рекомендованная спецификация. Обмен данными в соответствии со спецификацией протокола 8- происходит методом асинхронной передачи. Принято несколько стандартных скоростей обмена. Сегодня актуальными можно считать скорости 9 0 бит/с, 0 бит/с, 0 бит/с, 0 бит/с, 5 0 бит/с. Последовательный интерфейс. Интерфейсы Л8-2 и 8-5 [1. Для увеличения скорости передачи данных и допустимой длины соединительного кабеля используются разностная (балансная) передача сигнала, поэтому задействованы дополнительные контакты -и штырькового разъема.