Функциональное тестирование управляющего оборудования RISC-микропроцессоров, применительно к архитектуре SPARC V9

• Автор: Кузнецов, Олег Юрьевич
• Шифр специальности: 05.13.15
• Научная степень: Кандидатская
• Год защиты: 2002
• Место защиты: Владивосток
• Количество страниц: 119 с.

Содержание
Содержание.
Введение.

1 Функциональное тестирование микропроцессора

1.1 Основные направления развития функционального тестирования

1.1.1 Модульный подход.

1.1.2 Микрооперационный подход.

1.1.3 Модель регистровых передан

1.1.4 функциональная декомпозиция.

1.2 Функциональное тестирование Iмикропроцессоров

1.3 Проблемы проверки управляющего оборудования

1.4 Задачи, решаемые в последующих разделах
2 Архитектура V9
2. Структура микропроцессора
2.1.1 Устройство предварительной выборки и диспетчеризации
команд.
2.1.2 Кэшпамять команд.
2.1.3 Организация конвейера.
2.1.4 Целочисленное исполнительное устройство.
2.1.5 Устройство загрузкизаписи
2.1.6 Устройство работы с вещественными числами.
2.1.7 Г рафическое устройство.
2.1.8 Устройство управления памятью.
2.1.9 Управление интерфейсом памяти.
2.1. Кэшпамять данных.
2.1. Управление внешней кэшпамятью
2.2 Форматы данных.
2.3 Организация регистровых файлов
2.3.1 Целочисленные регистры общего назначения
2.3.2 Регистры вещественных данных
2.3.3 Регистры управления и состояния.
2.4 Форматы команд и способы адресации
2.5 Архитектурная модель микропроцессора
3 Диагностические модели микропроцессора
3.1 Граф модель.
3.2 Проверка механизмов обработки данных
3.3 Механизмы хранения данных.
3.4 Механизмы передачи данных.
4 Проверка работоспособности управляющего оборудования 11С
микропроцессора
5 Практические результаты.
5.1 Определение требований к программному комплексу.
5.2 Архитектура программы самотестирования
5.2.1 Выбор языка программирования для интерфейсной программы .
5.3 Автоматизированное построение проверяющих процедур
Заключение.
Список литературы


Начиная повита работы заключается в применения методики функционального тестирования к современному КIйС-микроп роцессору и разработке процедур тестирования его основных механизмов, а также в разработке, обосновании и использовании методики построения тестов для проверки управляющего оборудования ШЭС-мнкропроцессоров. Практическая цениосп, работы. Все исследования носят прикладной характер и выполнялись с учетом последующей практической реализации разработок. Использование в качестве объекта исследования широко распространенного микропроцессора позволяют распространит ь полученные результаты на целый класс подобных устройств. Разработанная методика проверки управляющего оборудования предусматривает применение достаточно простых алгоритмов, достоверность которых подробно аргументирована в диссертационной работе. Разработанный на основе данной методики программный комплекс позволяет строить тестовые процедуры, основываясь на доступных данных об исследуемой архитектуре, таких как список команд микропроцессора и сведения об организации регистровых файлов. Достоверность научных положений, выводов и практических рекомендаций подтверждена корректным обоснованием предлагаемых моделей и доказательностью тестовых процедур. Рсв. Гмны. Материалы диссертационной работы используются в учебном процессе на кафедре электронной и компьютерной техники Дальневосточного государственного технического университета, обеспечивая дисциплины: “Автоматизация инженерного труда”, “Основы технической диагностики” и “Средства технического обслуживания ВТ”. Накопление практических результатов по исследованию подобных объектов может быть использовано в дальнейшем для проведения анализа в области количественной оценки тестопрпгодносш конкретной архитектуры. Разработанный метод и его практическая реализация может использоваться при тестировании различных микропроцессорных систем. Разработанные программные средства использовались в диссертационной работе для построения тестовых процедур исследуемого микропроцессора. Анализ современных тенденций в решении задач диагностирования показывает, что большинство производителей микропроцессоров несмотря на приверженность идеям DFT (Design For Testability )[. Отказавшись от этого пути, компания DEC, производящая процессоры alpha, перешла на функциональные методы построения тсстов[, ,]. Это свидетельствует о том. ММ) и других профаммно-управляемых устройств (ПУУ) является в настоящее время естественным и практически единственно возможным способом проверки работоспособности этих устройств. Из большого количества публикаций по данной тематике можно выделить ряд статей, внесший наиболее ощутимый вклад в развитие методики функционального тестирования. Одним из первых был предложен подход к построению тестов Ml I (1, в котором последний представлялся набором функционально законченных модулей (регистры. Общий тест МП получался объединением частных тестов на основе шинной организации передачи данных между модулями. МП, в котором не раскрывается структура модуля. Для модулей одноразрядных секций, учитывая их простоту, формируются тривиальные тесты, которые обнаруживают неисправности, вызывающие любое изменение функции или таблицы переходов, реализуемой модулем. Совмещение частных тестов производится на моделях «типичных» связей между модулями. Далее их обобщают на многоразрядную секцию и многосекционный МП с использованием регулярности получаемых структур. Анализ показывает, что модульный подход можно с успехом применять дли определенного класса МП. Однако, за исключением простых случаев, методы не гарантируют полноту проверки работоспособности М и требуют ее оценку и пополнение тестов. Другой подход, который можно назвать микрооперационным, намечен в [4] н развивается в [, ]. Каждой такой Д-микропрограммс соответствует часть оборудования УУ. Для этой части оборудования подбирают операнды, обнаруживающие неисправности, проявляющиеся при выполнении каждой микрооперации Л - микропрограммы. Решают задачу выбора множества ^-микропрограмм, покрывающих все оборудование. Решают задачу оптимального выбора множества микропро!