Микро-ЭВМ с преобразованием информации отображением множеств на основе структур данных, размещаемых в едином запоминающем устройстве

• Автор: Мелехин, Виктор Федорович
• Шифр специальности: 05.13.13
• Научная степень: Докторская
• Год защиты: 1984
• Место защиты: Ленинград
• Количество страниц: 424 c. : ил

СОДЕРЖАНИЕ
Введение
ГЛАВА I.Способы преобразования информации отображением множеств на основе структур данных,размещаемых в запоминающем устройстве .
1.1.Анализ возможностей выполнения элементарных операций в ЭВМ отображением множеств на основе структур данных в ЗУ
1.2.Табличный способ реализации многоместных логических функций от вектора двоичных переменных .
1.3.Табличный способ реализации систем многоместных логических функций от вектора двоичных переменных

1.4.Способ реализации мультиветвлений в программах

с использованием таблиц в едином ЗУ

1.5.Табличный способ выполнения поразрядных логических операций в едином ЗУ

1.6.Способы суммирования двоичных чисел с использованием таблиц в едином ЗУ .

1.7.Табличноалгоритмические способы умножения и деления двоичных чисел

1.6.Табличноалгоритмические способы выполнения арифметических операций с двоичнодесятичными числами
1.9.Особенности организации вычислительных процессов в табличных микроЭВМ.Перспективы их использования
1Выводы III
ГЛАВА 2.Структуры операционных блоков и табличных микро
ЭВМ набазе единого запоминающего устройства
2.1.Задачи и порядок рассмотрения структур .
2.2. Структуры операционного блока на базе запоминающего устройства для табличной реализации поразрядных логических функций и операций суммирования двоичных чисел
2.3. Структура операционного блока для выполнения операций умножения и деления двоичных чисел,а
также операций с двоичнодесятичными кодами .
2.4. Структуры операционного блока для выполнения сложных логических преобразований с использованием таблиц в едином запоминающем устройстве
2.5. Особенности организации управления в табличных процессорах на базе запоминающего устройства .
2.6. Исследование способов адресации операндов и
команд в табличных процессорах
2.7. Унификация операционных элементов и распределение памяти в табличных процессорах .
2.3. Структуры табличных процессоров и микроЭВМ .
2.9. Выводы
ГЛАВА 3. Анализ эффективности использования табличных
микроЭВМ
3.1.Метод сравнительного анализа структур вычислительных устройств с учетом сложности их реализации на различных типах элементов .
3.2. Анализ эффективности использования табличных процессоров при выполнении поразрядных логических преобразований,операций умножения,деления
и десятичной арифметики .
3.3. Анализ способов выполнения сложных логических преобразований в мини и микроЭВМ
3.4. Анализ эффективности использования табличных
процессоров при выполнении сложных логических преобразований .
3.5. Анализ эффективности использования табличной микроЭВМ.
3.6. Выводы.
ГЛАВА 4. Задачи автоматизации проектирования табличных
микроЭВМ.
4.1. Постановка частных задач проектирования табличных микроЭВМ
4.2. Язык и система логического моделирования вычислительных устройств с использованием табличных методов описания и преобразования
4.3. Автоматизация кодирования информации в табличных процессорах.
4.4. Повышение надежности табличных процессоров .
4.5. Обеспечение помехоустойчивости табличных процессоров и других вычислительных устройств в системах управления
4.6. Выводы
ГЛАВА 5. Опыт разработки и внедрения средств управляющей вычислительной техники с реализацией функций хранения и преобразования информации на базе единого запоминающего устройства
5.1. Специализированная микроЭВМ ИЦОПБ для число вого программного управления .
5.2. Модуль активной памяти
5.3. Специализированная миниЭВМ ЩОП для числового программного управления
5.4. Устройство числового программного управления ИЛКОЗМ интерполятор линейнокруговой однородный
5.5. Опыт использования результатов исследований в учебном процессе .
5.6. Выводы
Заключение
Список литературы


Число разрядов тс двоичного кода адреса стс Ч ячейки внутри выделенного сегмента должно быть равно сумме двоичных разрядов кодов,соответствующих одному разряду каждого аргумента. При двоичном алфавите таблица каждой бинарной функции записывается во всех разрядных сечениях сегмента,имеющего следующие параметры тс 1 1 2, Ыс 2т 4. При реализации преобразования формируется обобщенный адрес Ат1 Аст Д1Г , I ГД, то есть в пределах сегмента из Л4 ячеек требуется независимое формирование адреса в каждом разряде ЗУ. При недвоичном алфавите,буквы которого кодируются кортежами из р двоичных переменных,для унарной функции требуется сегмент ЗУ. Ле 2 2 ячеек,а для бинарной функции Л4 2 ячеек. Таблица отображения записывается в каждой группе по р разрядов выделенного сегмента рис. Для реализации преобразования 1. Апс р для унарных функций, яс 2р для бинарных функций. Из изложенного следует,что для реализации периодически опредеделенных преобразований отображением множеств на основе ЗУ требуется иерархическая система формирования обобщенного адреса,обеспечивающая формирование адреса сегмента Ас для всего ЗУ и независимое формирование адресов А, для групп по р разрядов Р I . Из утверждений I и 2 следует также,что возможна реализация многоместных хь . И систем А многоместных Г 1,. Хр логических функций отображением множеств. Таблицы соответствующих отображений должны размещаться соответственно в одном или а разрядных сечениях сегмента ЗУ с параметрами Ас 2 е , р. УГ 1 , ЭН. Для эффективного выполнения этой операции требуется соответствующая аппаратурная поддержка система мультиплексоров разрядов считанного из ЗУ кода УЬ1. Из изложенного в разделе 1. Возможно выполнение порождающих функций любых периодически определенных преобразований отображением множеств на основе таблиц, размещаемых в программно выделенном сегменте ЗУ. Разрядное сечение сегмента ЗУ . I , . Рис. I.I. ЗУ. ЗУ в пределах выделенного сегмента. Возможна простая реализация многоместных логических функций и систем многоместных логических функций прямым отображением множеств и включение этих операций в число элементарных. Х.Х,1 0, 1. Гут чтение слова из ЗУ, выбор группы разрядов. В соответствии с полученными результатами в последующих разделах 1й главы рассмотрены способы выполнения различных типов операций. В данном разделе предложен способ реализации многоместных логических функций МЛФ отображением множеств 1,2,исследованы способы размещения таблиц в ЗУ,определены требования к операциям формирования адреса и выделения разрядов,а также к кодированию управляющей информации в команде. Материал раздела подтверждает положение о том,что двухуровневая интерпретация команд на основе таблиц преобразований в едином ЗУ позволяет вводить обобщенные команды,соответствующие большому числу операций,выполняемых прямым отображением множеств. ХГр О у . В соответствии с 1. При выполнении операции 1. Е . Число функций РЛ1 и соответствующие значения р могут изменяться в зависимости от решаемой задачи. Для ссылок в программе на функцию Xе Е используется информация о размещении ее таблицы в ЗУ. Р бит. В общем случае таблица отображения,размещенная в ЗУ,представляет собой прямоугольную матрицу. В частном случае эта матрица может вырождаться в векторстроку или векторстолбец. Для выбора элемента в столбце используется дешифратор адреса,а для выбора элемента в строке требуется мультиплексор разрядов. Возможны четыре способа размещения таблиц МЛФ в сегменте ЗУ,содержащем ячеек. При первом способе рис. ЗУ. Таблицы размещаются в младших разрядах строк. Для реализации функции У Р ххр с использованием таких таблиц требуется мультиплексирование разрядов в соответствии со значением вектора X ЕР 7 . На максимальное число аргументов Рг. РГ. ЗУ, п целое,не превышающее г . Для оценки объема ЗУ,необходимого для размещения таблиц некоторого заданного множества Е реализуемых функций . Е1 множество функций р Х1,. Рг множество функций . Д. Х ,у которых 0 РТМАКС1. Для реализации функции е необходимо ее разложить по р переменным. Для вычисления каждого элемента
v. Рио.