Исследование и разработка методов оценки производительности проектируемых микропроцессоров, процессорных модулей, ЭВМ и систем обработки сигналов

• Автор: Широков, Илья Андреевич
• Шифр специальности: 05.13.11
• Научная степень: Кандидатская
• Год защиты: 2010
• Место защиты: Москва
• Количество страниц: 132 с. : ил.

ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ

Цель работы исследования

Методы исследования.

Научная новизна работы

Результаты работы, выносимые на защиту

Практическая ценность

Апробация
Публикации.

Стрктура и объем работы.

1 СХЕМА ПОТОКОВОГО ПРОГРАММИРОВАВИЯ.

1.1 Подход к проведению оценки производительности вычислительной системы
1.1.1 Оптимизация алгоритма
1.1.2 Производительность на уровне процессора
1.1.3 Производительность на уровне вычислительного узла
1.1.4 Производительность системы в целом.
1.2 Схема потокового программирования
1.2.1 Реализация шя одного конвейеризованного вычисли гельного узла.
1.2.2 Реализация для нескольких арифметических узлов.
1.2.3 Реализация для нескольких вычислительных узлов при наличии
разделяемого общего ресурса
1.2.4 Реализация для вычислительных узлов с косвенной адресацией памяти
1.3 Выводы.
2 МЕТОДЫ ОЦЕНКИ ПРОИЗВОДИТЕЛЬНОСТИ ДЛЯ ЗАДАЧ ОБРАБОТКИ СИГНАЛОВ
2.1 Быстрое преобразование Фурье.
2.1.1 Дискретное преобразование Фурье
2.1.2 Быстрое преобразование Фурье.
2.1.3 Общая схема вычислений и хранения данных.
2.1.4 Бабочка Фурье па сопроцессоре
2.1.5 Реализация БПФ на одном вычислительном узле
2.2 Оптимальное распределение процессов по вершинам гиперкуба
2.3 Оценки времени транспонирования матриц на СЭВМ6.
2.3.1 Общая схема алгоритма
2.3.2 База индукции
2.3.3 Шаг индукции.
2.3.4 Основное соотношение.
2.3.5 Некоторые замечания
2.3.6 Численные результаты.
2.3.7 Оценки для малого количества ВУ
2.4 Задача обработки данных радара с синтезированной антенной решеткой БАЯ
2.4.1 Введение.
2.4.2 Модельная задача.
2.4.3 Реальная задача
2.5 Быстрое преобразование Фурье на макетном модуле с четырьмя процессорами ЦПОС2
2.5.1 Быстрое Преобразование Фурье по основанию 4
2.5.2 Архитектура макетного модуля с четырьмя процессорами ЦПОС2
2.5.3 Оценка производительности макетного модуля на потоке преобразований
Фурье различного размера.
2.6 Обзор современных методов фильтрации данных
2.6.1 Прямое вычисление фильтра.
2.6.2 Фильтрация в области частот.
2.6.3 Схема блочного использования РГТ при вычислении фильтра.
2.7 Выводы.
3 ПРОЕКТИРОВАНИЕ РАСШИРЕНИЯ ОБРАБОТКИ СИГНАЛОВ ДЛЯ
УНИВЕРСАЛЬНОГО МИКРОПРОЦЕССОРА
3.1 Описание усовершенствований.
3.1.1 Усовершенствование .1
3.1.2 Усовершенствование 2.
3.1.3 Усовершенствование 3.
3.1.4 Усовершенствование 4.
3.2 Оценка производительности предлагаемых архитектур.
3.2.1 Исходная архитектура
3.2.2 Усовершенствование 1.
3.2.3 Усовершенствование 2.
3.2.4 Усовершенствование 3.
3.3 Другие альтернатив,1.
3.4 Теоретические результаты
3.5 Архитектура ОБРрасшнрения
3.5.1 Описание ИБР команд.
3.5.2 Режимы работы микропроцессора.
3.5.3 Кэш 2го уровня.
3.5.4 Пиковая производительность микропроцессора
3.6 Оценка производительности данные в памяти
3.7 Выводы
4 МЕТОДИКА ИСПОЛЬЗОВАНИЯ ПРОГРАММНЫХ ЭМУЛЯТОРОВ ДЛЯ
ОЦЕНОК ПРОИЗВОДИТЕЛЬНОСТИ И ВЕРИФИКАЦИИ ПРОЦЕССОРОВ
4.1 Работа с долго выполняющимися программами
4.2 Портирование ОС Ыпих.
4.3 Подключение вирту альной машины к локальной сети.
4.4 Потактовая модель
4.5 Выводы.
ЗАКЛЮЧЕНИЕ
ПРИЛОЖЕНИЕ 1
1. Покомандная модель проектируемого битного процессора
1.1. Архитектура эмулятора ПКЭМ.
1.2. Процессор
1.3. Память.
1.4. Системный контроллер.
1.5. Порт вводавывода
1.6. Диск.
1.7. Использование эмулятора
1.8. Обычный режим работы.
1.9. Отладочный режим работы с
1 Структура исходных текстов.
1 Портирование ОСРВ
1 Возможность перехода к потакговой модели.
2. Эмулятор сопроцессора вещественной арифметики
2.1. Описание эмулятора сопроцессора вещественной арифметики
2.2. Фрагмент логфайла.
2.3. Примеры программ.
2.4. Описание команд отладчика
ЛИТЕРАТУРА


На втором этапе, по завершении процесса «встречной оптимизации», архитектура фиксировалась, и проводился анализ выбранных алгоритмов решения данного класса задач. Результаты этого анализа подтверждались прямыми измерениями производительности алгоритмов, путем непосредственно исполнения алгоритмов на эмуляторе. Наконец, в соответствии с подходом «встречной оптимизации» оценки производительности не проводятся изолированно, а сочетаются с детализацией архитектуры. Оценки производительности с подтверждением на эмуляторе для Быстрого Преобразования Фурье и модельных задач. Для микропроцессора КомдивСМГ1 эмулятор использовался на окончательном этапе разработки МП этапе — этапе создания и верификации логической модели. Для этого в архитектуру эмулятора были внесены дополнительные модули для эмуляции не только собственно микропроцессора, но и его окружения и был введен отладочный режим под управлением отладчика gdb. Для выбранного при разработке МП КомдивСМП маршрута проектирования, использование эмулятора является основным инструментом верификации проекта. Для МП ЦПОС- автором был проведен анализ возможных вариантов архитектуры многопроцессорного вычислительного узла с целью его использования для задач обработки сигналов. В соответствии с подходом «встречной оптимизации» для данного класса задач, исходными данными выступают задачи в математической постановке, а не конкретные алгоритмы их решения. Поэтому в процессе оптимизации должны рассматриваться не только варианты архитектуры, но и варианты алгоритмической реализации задачи. Автором выделена теоретическая конструкция «схемы Потокового Программирования», которая в настоящий момент активно используется в НИИСИ РАН при разработке новых процессоров. С участием автора или под руководством автора разработаны программные эмуляторы исследуемых микропроцессоров, сопроцессоров, спецпроцессоров и эмулятор вычислительного узла СЭВМ-6. Автором разработана программная модель расширения для обработки сигналов для универсального процессора КомдивСМП. В рамках проекта СуперЭВМ СЭВМ-6 автором проведена оптимизация архитектуры сопроцессора вещественной арифметики под практические задачи обработки сигналов, в том числе под реальную задачу обработки данных радара с синтезированной антенной решеткой (Synthetic Aperture Radar, SAR). Основные положения диссертационной работы докладывались и обсуждались на международном семинаре по компьютерной алгебре и информатике, МГУ, г. НИИСИ РАН и механико-математического факультета МГУ. По теме диссертационной работы опубликовано 8 работ; из них 1 в изданиях по перечню ВАК. Работа состоит из введения, четырех глав, заключения, приложения и списка литературы. В первой главе описывается «схема потокового программирования» процессоров. Первоначально, схема потокового программирования была построена для программирования разрабатываемой в НИИСИ РАН суперЭВМ с вычислительными узлами на основе сопроцессора вещественной арифметики - СЭВМ-6. В дальнейшем схема потокового программирования активно, использовалась при проектировании различных специализированных и универсальных микропроцессоров, разрабатываемых в НИИСИ РАН. Вторая глава посвящена развитию методов оценки производительности на примере задач обработки сигналов. Приводится анализ алгоритмов, возникающих при решении задач обработки сигналов. При помощи схемы потокового программирования проводится оптимизация алгоритмов под конкретные архитектуры процессоров, вычислительных модулей и СуперЭВМ. В рамках оценки производительности проекта СуперЭВМ СЭВМ-6 выводится схема оптимального распределения процессоров по вершинам гиперкуба и вычисляется время транспонирования матриц. В конце главы приводится анализ современных методов фильтрации данных - одного из самых важных классов задач обработки сигналов. Третья глава посвящена разработке расширения цифровой обработки сигналов для универсального -разрядного процессора КОМДИВ - СМ П. При помощи методов оценки производительности, описанных в предыдущей главе,' удалось увеличить производительность микропроцессора на задачах обработки сигналов до 3 раз.