+
Действующая цена700 499 руб.
Товаров:
На сумму:

Электронная библиотека диссертаций

Доставка любой диссертации в формате PDF и WORD за 499 руб. на e-mail - 20 мин. 800 000 наименований диссертаций и авторефератов. Все авторефераты диссертаций - БЕСПЛАТНО

Расширенный поиск

Исследование и разработка методологии проектирования основных вычислительных узлов для устройств цифровой обработки сигналов в модулярной арифметике

Исследование и разработка методологии проектирования основных вычислительных узлов для устройств цифровой обработки сигналов в модулярной арифметике
  • Автор:

    Семенов, Михаил Юрьевич

  • Шифр специальности:

    05.13.05

  • Научная степень:

    Кандидатская

  • Год защиты:

    2005

  • Место защиты:

    Москва

  • Количество страниц:

    157 с. : ил.

  • Стоимость:

    700 р.

    250 руб.

до окончания действия скидки
00
00
00
00
+
Наш сайт выгодно отличается тем что при покупке, кроме PDF версии Вы в подарок получаете работу преобразованную в WORD - документ и это предоставляет качественно другие возможности при работе с документом
Страницы оглавления работы
"1.1. Основные свойства и основные понятия модулярной арифметики 1.3. Основные вычислительные процедуры в устройствах цифровой


Введение
Глава 1. Особенности реализации основных вычислительных процедур в устройствах цифровой обработки сигналов в модулярной арифметике

1.1. Основные свойства и основные понятия модулярной арифметики


1.2. Применение модулярной арифметики при построении устройств цифровой обработки сигналов

1.3. Основные вычислительные процедуры в устройствах цифровой

обработки сигналов в модулярной арифметике.

Выводы по главе 1.

Глава 2. Методы аппаратной реализации модулярных сумматоров

2.1. Методы реализации и анализ типовых структур модулярных


сумматоров.

2.2. Методы аппаратной реализации сумматоров по модулю 2п1.


Сравнение и анализ типовых и оптимизированных структур.
2.3. Методы аппаратной реализации сумматоров по модулю 2П1.
Сравнение и анализ типовых и оптимизированных структур.
2.4. Методы логического синтеза сумматоров с ускоренным переносом по
модулю 2п1 на основе ВЭПтехнологии.
Выводы по главе
Глава 3. Принципы построения модулярных индексных умножителей
3.1. Архитектура и принципы функционирования индексного модулярного умножителя.
3.2. Архитектура и принципы функционирования параллельного индексного субмодулярного умножителя
3.3. Критерии выбора значений модулей и подмодулей при построении индексных модулярных и субмодулярных умножителей на основе анализа и сравнения результатов синтеза
3.4. Особенности применения индексных модулярных умножителей в
4 системах цифровой обработки сигналов в модулярной арифметике
Выводы по главе
Глава 4. Преобразование из модулярного представления в двоичную систему счисления на основе алгоритма с предварительной обработкой данных
4.1. Математический алгоритм восстановления целого числа по его модулярному представлению
4.2. Аппаратная реализация преобразователя из модулярного представления в двоичную систему счисления на основе модифицированного алгоритма с предварительной обработкой данных.
. . . 4.3 Программа генерации синтезируемых поведенческих Viописаний
таблиц соответствия, используемых при построении преобразователя, с
учетом алгоритма с предварительной обработкой данных.
Выводы по главе
Глава 5. Принципы построения фильтров с конечной импульсной характеристикой в модулярной арифметике.
5.1. Методы аппаратной реализации КИХфильтров в прямой и транспонированной формах
5.2. Анализ и реализация фильтров в двоичной системе счисления.
5.3. Анализ и реализация фильтров в модулярной арифметике.
Выводы по главе 5.
Заключение.ИЗ
Библиографический список
Приложения
Введение
Актуальность


В первой главе вводятся основные понятия и основные свойства модулярной арифметики, которые будут использованы в следующих главах. Показано, что, как правило, значения модулей при построении устройств ЦОС в модулярной арифметике не превышают разрядности бит, т. Важной частью первой главы является рассмотрение преимуществ и особенностей реализации устройств цифровой обработки сигналов в интегральном исполнении с применением модулярной арифметики, так как интегральная схемотехника должна учитывать не только методы аппаратную построения указанных устройств, но и топологическую реализацию, трассировку цепей синхронизации, межсоединений. Описаны предложенные методы аппаратной реализации сумматоров по модулям вида Т1 и 2 в интегральном исполнении. Также проводится сравнение результатов логического синтеза Усп1оописаний указанных типов модулярных сумматоров в базис произвольной логики. Результаты синтеза для модулей разрядности до 7 бит, подтверждают эффективность предлагаемых методов. Для значений модулей Т1 разработаны методы логического синтеза сумматоров с ускоренным переносом на основе ВПЭтехнологии. Также сформулирован основной принцип декомпозиции функций переноса для сумматоров указанного типа, согласно которому для переноса с1 разрез должен осуществляться по ребру 4 или р1 в зависимости от выбранного технологического базиса. В третьей главе рассматриваются две архитектура модулярных умножителей с использованием индексного или дискретнологарифмического представления операндов индексного модулярного и параллельного субмодулярного умножителей. Проводится сравнение данных архитектур для различных модулей и подмодулей в базисе произвольной логики. Основной целью третьей главы является выработка критериев выбора значений модулей и подмодулей для обеспечения минимума площади и максимума быстродействия устройств, реализованных в интегральном исполнении и использующих индексные модулярные умножители. В четвертой главе подробно описывается математический алгоритм восстановления целого числа по его модулярному представлению. Также представлена предлагаемая модификация алгоритма с предварительной обработкой данных, используемого для построения преобразователя из модулярного в двоичное представление. Проведен анализ и сравнение КИХфильтров в двоичном и модулярном представлении. Результаты сравнения подтверждают, что использование транспонированной формы построения фильтров и предлагаемых методов построения модулярных сумматоров, умножителей и преобразователя в двоичное представление обеспечивают увеличение быстродействия фильтров например, для битного диапазона в 2 раза. В Заключении изложены основные научные и практические результаты диссертации. В Приложении приведены акты внедрения результатов работы в различных организациях. Кроме того, приведены высокоуровневые синтезируемые Уепописания блоков, реализующих основные вычислительные процедуры для устройств цифровой обработки сигналов в модулярной арифметике, а также листинги вспомогательных программ, генерирующих эти описания. Глава 1. Основные свойства и основные понятия модулярной арифметики. Рассмотрим принципы представления целых чисел в модулярной арифметике. Положим, положительное целое число А лежит в диапазоне 0 А и пусть гп,т2,. При этом произведение модулей М должно перекрывать диапазон представления числа А, т. А , я2 1. Ащ для 7,2, . Л2 А ,М 1. М 1 , А,М 1 1. М В М В, а затем это дополнение представляется в модулярном виде согласно формуле 1. Восстановление числа А по его модулярному представлению будет детально рассмотрено в главе 4. Арифметические операции сложения, вычитания и умножения могут быть легко выполнены, если их результаты заключены между 0 и произведением модулей М. В этом случае, для двух операндов Л и В, представленных соответствующими наборами вычетов а1,а2,. Р и Ь,Ь2,. А0В а1у. О Ь1. Ьруьу1,. У 1. Отмстим, что вычеты имеют гораздо меньшую разрядность, чем исходные операнды А и В, поэтому арифметические операции могут быть выполнены с использованием малоразрядных быстродействующих сумматоров и умножителей.

Рекомендуемые диссертации данного раздела

Время генерации: 0.875, запросов: 966