Исследование и разработка усилителей считывания с повышенной устойчивостью к технологическому разбросу параметров транзисторов

• Автор: Дунаева, Мария Андреевна
• Шифр специальности: 05.13.05
• Научная степень: Кандидатская
• Год защиты: 2010
• Место защиты: Москва
• Количество страниц: 122 с. : ил.

Содержание
Введение

Глава 1. Схемотехника элементов статической памяти

1.1 Ячейка памяти

1.2 Схема предзаряда

1.3 Цепь записи

1.4 Мультиплексор

1.5 Усилитель считывания

Глава 2. Усилители считывания

2.1 Основные типы усилителей считывания

2.2. Усилитель напряжения

2.3. Токовый усилитель считывания
Глава 3. Методы увеличения процента безошибочных срабатываний усилителей
3.1 Соотношение ширины и длины канала
3.2 Использование схем компенсации порогового напряжения
3.3 Исследование характеристик зарядовых усилителей считывания
Глава 4. Зарядовые усилители считывания
4.1 История применения зарядовых усилителей считывания
4.2 Исследование характеристик разработанного зарядового усилителя считывания
Глава 5. Основные результаты работы
Заключение
Приложение
Приложение II
Приложение III
Список литерату


Теоретически исследована зависимость разброса параметров парных транзисторов от их геометрических размеров, был сделан вывод, что для уменьшения разброса параметров гранзистора, и как следствия для уменьшения разброса значений протекающих через соответствующие устройства токов, следует стремиться к увеличению длины канала и уменьшению его ширины. Однако с другой стороны, подобные манипуляции отрицательно влияют на скорость срабатывания устройства. Для оценки эффективности (быстродействие, мощность, процент безошибочных срабатываний) были теоретически исследованы три основных типа усилителей считывания. Сделан вывод об устойчивости зарядовых усилителей считывания к разбросу параметров схемы, сильной зависимости корректной работы усилителей напряжения от разброса пороговых напряжений парных транзисторов защелки усилителя. С использованием схемотехнического редактора созданы схемы четырех усилителей считывания, в том числе усилителя напряжений, токового и двух зарядовых. Созданы сборки для исследования потребления мощности, исследования устойчивости к разбросу емкости битовых линий. Проведено моделирование с условиями 1урюа1_1ур1са1, °С, 1,2У, подобраны параметры транзисторов (ширина затвора), а также вид транзистора по уровню порогового напряжения. Оптимизация проводилась с целью увеличения процента безошибочных срабатываний. Проведена оценка быстродействия, потребляемой мощности, устойчивости к разбросу емкости битовых линий. Теоретически исследован метод компенсации разброса пороговых напряжений парных транзисторов в усилителе напряжений. Метод компенсации разброса пороговых напряжений парных транзисторов был проверен на примере усилителя Симона Ловетта []. Оказалось, что данный усилитель достаточно медленный, неэкономичный с точки зрения потребляемой мощности. Тем не менее, с помощью данной схемы удалось достигнуть безошибочной работы схемы при варьировании параметров транзисторов и входном сигнале ЗОмВ. Для преодоления недостатков известных усилителей считывания, была разработана новая схема зарядового усилителя считывания. С использованием схемотехнического редактора создана схема разработанного зарядового усилителя считывания. Созданы сборки для исследования потребления мощности, исследования устойчивости к разбросу емкости битовых линий. Проведено моделирование с условиями Ґуріса1_іуріса1, °С, 1,2У, подобраны параметры транзисторов (ширина затвора), а также вид транзистора по уровню порогового напряжения. Оптимизация разработанного зарядового усилителя считывания проводилась с целью увеличения процента безошибочных срабатываний. Проведена оценка быстродействия, потребления мощности, устойчивости к разбросу емкости битовых линий. По сравнению с разработанным усилителем считывания, зарядовый усилитель считывания [] имеет недостаточно высокую скорость срабатывания. Например, реализованный на технологии IBM nm, он показывает задержку лс, на технологии TSMC nm - m: (после включения сигнал sense enable). При этом разработанный усилитель считывания показывает задержку пс и пс соответственно при тех же условиях (оба усилителя считывания оптимизировались но максимальному проценту безошибочных срабатываний, разница напряжений на битовых линиях составила 7ОмВ). Разница в количестве безошибочных срабатываний обоих усилителей считывания оказалась порядка погрешности. Недостаток прототипа [] заключается в сложности его конструкции, вследствие использования дополнительного уровня напряжения (Vb), что увеличивает стоимость усилителя. Вт на технологии ТБМС пш. ЬмкВт на технологии ІВМ шн, и ІмкВт на технологии ТБМС пт. Также к недостаткам прототипа [] можно отнести низкий процент безошибочных срабатываний. Были созданы по два варианта топологии разработанного зарядового усилителя считывания на технологиях ІВМ пт и ТБМС пт. Использованные в данной работе стандартные программные средства и схема их взаимодействия приведены на Рис. Методика проведения исследования описана в приложении I. Схематн ка. ШЇЇЇ? Рис. Глава І. Важнейшие элементы статической памяти показаны на Рис. Структура одной колонки, элементов, объединенных парой битовых линий, показана на Рис. M' JlTU ,гу tk. Рис. Блок-схема статической памяти. Рис. Схема выборки колонки - мультиплексор, (на Рис. Рис.