Исследование и проектирование моделей и программных средств эмуляции вычислительных систем

• Автор: Ицыксон, Владимир Михайлович
• Шифр специальности: 05.13.13
• Научная степень: Кандидатская
• Год защиты: 1999
• Место защиты: СПб
• Количество страниц: 249 с. : ил.

ВВЕДЕНИЕ
СОДЕРЖАНИЕ

ГЛАВА 1. МОДЕЛИРОВАНИЕ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ И КРОССРАЗРАБОТКА ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ
1.1. Иерархия уровней моделирования
1.1.1. Кремниевый уровень
1.1.2. Схемный уровень
1.1.3. Уровень логических элементов
1.1.4. Регистровый уровень
1.1.5. Уровень интегральных схем
1.1.6. Архитектурный уровень
1.1.7. Системный уровень
1.2. Обзор языков моделирования и описания аппаратуры
1.2.1. Система JIM
1.2.2. Язык AHDL
1.2.3. Язык ABEL
1.2.4. Система Triad
1.2.5. Язык DDL
1.2.6. Система МОДИС
1.2.7. Язык Verilog HDL
1.2.8. Системы, основанные на языке VHDL
1.3. Классификация систем эмуляции
1.3.1. Эмуляторы микропроцессоров
1.3.2. Эмуляторы микропроцессорных комплектов
1.3.3. Эмуляторы вычислительных систем
1.4. Обзор систем эмуляции
1.4.1. Кросс-система разработки и отладки ПО КСИ
1.4.2. Комплексы кросс-средств для однокристальной микро-ЭВМ К1816ВЕ48 и для микропроцессоров серии К1810ВМ86
1.4.3. Отладчики-эмуляторы PDS-51, PDS-196 и PDS-PIC
1.4.4. Внутрисхемный эмулятор АСЕ-52С
1.4.5. Имитационная среда моделирования ЕХАМ-РС
1.4.6. Средства разработки и отладки ПО промышленных контроллеров НІ-WAVE
1.4.7. Набор инструментальных средств SingleStep Solution
1.4.8. Система VMWare
1.4. Выводы и постановка задач исследования

ГЛАВА 2. МОДЕЛЬ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
2.1. Компоненты модели вычислительных систем
2.2. Устройства
2.2.1. Интерфейс устройства
2.2.2. Ресурсы устройства
2.2.3. Поведение устройства
2.3. Коммуникации

2.3.2. Сигналы
2.4. Динамика функционирования модели
2.5. Коммутаторы
2.6. Итоговая модель вычислительных систем
2.7. Выводы
ГЛАВА 3. ЯЗЫК МОДЕЛИРОВАНИЯ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ ИБШ
3.1. Организация системы моделирования
3.2. Определение требований, предъявляемых к языку моделирования
3.2. Основные концепции построения языка моделирования
3.2.1. Структура и синтаксис языка
3.2.2. Объекты, используемые в языке
3.2.3. Представление данных
3.3. Спецификация языка
3.3.1. Алфавит и словарь языка
3.3.2. Описание устройств
3.3.3 Структурирование программ устройств
3.3.4. Описание коммутаторов
3.3.5. Описание архитектуры
3.4. Использование внешних встраиваемых модулей для моделирования работы периферийных устройств
3.5. Доказательство полноты средств языка
3.6. Полнота модели для описания вычислительных систем
3.7. Сравнение разработанного языка с другими языками моделирования
3.8. Выводы

ГЛАВА 4. ПРИМЕНЕНИЕ РАЗРАБОТАННЫХ МОДЕЛЕЙ ПРИ МОДЕЛИРОВАНИИ И ПРОЕКТИРОВАНИИ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
4.1. Моделирование реконфигурируемых вычислительных систем
4.2. Моделирование вычислительных систем со сбоями и отказами
4.3. Переход от моделей архитектурного уровня к моделям нижних уровней
4.4. Выводы
ГЛАВА 5. РЕАЛИЗАЦИЯ ЭМУЛЯТОРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ НА РАЗЛИЧНЫХ АРХИТЕКТУРАХ
5.1. Оценивание эффективности эмуляции
5.2. Реализация эмулятора на однопроцессорной ЭВМ
5.2.1. Организация системы эмуляции на основе интерпретатора
5.2.2. Организация системы эмуляции на основе компилятора
5.2.3. Организация вычислительного процесса для реализации параллельного взаимодействия компонентов
5.2.4. Организация функционирования программ устройств с помощью параллельных процессов 14В
5.2.5. Организация функционирования программ устройств с помощью многопоточности
5.2.6. Организация функционирования программ устройств с помощью сопрограмм
5.3. Реализация эмулятора на многопроцессорной ЭВМ
5.4. Универсальный программно-аппаратный эмулятор
5.4.1. Архитектура универсального программно-аппаратного эмулятора
5.4.2. Проецирование архитектуры моделируемой ВС
5.4.3. Оценка временных характеристик универсального эмулятора
5.5. Реализация эмулятора с помощью компьютерной сети
5.6. Выводы
ГЛАВА 6. ПРОГРАММНЫЙ КОМПЛЕКС ЭМУЛЯЦИИ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
6.1. Структура программного комплекса
6.1.1. Графический редактор архитектур
6.1.2. Компилятор языка моделирования
6.1.3. Подсистема моделирования
6.1.4. Метаассемблер
6.1.5. Система визуализации
6.1.6. Интегрированная среда эмуляции

SMPL i 1 I 1 +
GPSS i 1 1 і +
ASPOL i 1 1 і +
НЕДИС i + і 1 +
МОДИС і + і + і
Triad i 1 + 1 1 +
Verilog + + і +
VHDL ' + + + +
DDL + +
ABEL + 1 і і
AHDL + + і
s 4 + +
Уровень логических схем Уровень регистровых передач Уровень интегральных схем Архитектурный уровень Системный уровень