Исследование и разработка методов автоматизации проектирования СФ-блоков, обеспечивающих восстановление работоспособности устройств памяти

• Автор: Саргсян, Вреж Каренович
• Шифр специальности: 05.13.12
• Научная степень: Кандидатская
• Год защиты: 2015
• Место защиты: Москва
• Количество страниц: 118 с. : ил.

Содержание
Введение
Глава 1. Обзор существующих методов восстановления работоспособности устройств памяти

1.1 Этапы оптимизации выхода годных микросхем

1.2 Оптимизация выхода годных устройств памяти

1.3 Современные методы восстановления работоспособности устройств памяти

1.3.1 Этапы восстановления работоспособности устройств памяти

1.4 Различные встроенные подходы к восстановлению работоспособности устройств памяти

1.4.1 Аппаратное восстановление работоспособности памяти

1.4.2 Программное восстановление работоспособности памяти

1.4.3 Самовосстановление работоспособности памяти
1.5 Обзор стандартов тестопригодного проектирования
1.6 Стандарт ШЕЕ 1149,1-2013 - Порт тестового доступа и архитектура граничного сканирования
1.7 Исследование архитектуры стандарта ШЕЕ 1
1.8 Инфраструктурный СФ-блок, реализующий восстановление работоспособности систем памяти
1.8.1 Архетиктура обертки памяти - пнлтаррег
1.8.2 Управление процесса восстановления работоспособности систем памяти
1.9 САПР для создания НОЬ-описаний
1.10 В ы воды по первой главе
Глава 2. Разработка метода оптимального проектирования анализатора,
предназначенного для решения задачи восстановления работоспособности устройств памяти
2.1 Анализ возможности восстановления работоспособности устройств памяти.
2.2 Алгоритмы анализа возможности восстановления

2.3 Метод проектирования анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти
2.4 Практическая реализация схемы анализатора
2.4.1 Принцип работы базовых модулей
2.4.2 Принцип работы основных модулей
2.5 Анализ результатов моделирования и синтеза
2.6 Выводы по второй главе
Глава 3. Исследование и разработка маршрутов восстановления работоспособности систем памяти
3.1 Маршрут восстановления работоспособности систем памяти
3.2 Логическая схема, осуществляющая трансфер инструкций по восстановлению работоспособности памяти
3.3 Маршрут восстановления работоспособности систем памяти с применением принципа контейнера
3.4 Результаты моделирования схемы FCU-контроллера с применением принципа контейнера
3.5 Маршрут восстановления работоспособности систем памяти с применением принципа выборочного контейнера
3.6 Результаты моделирования схемы FCU-контроллера с применением принципа выборочного контейнера
3.7 Выводы по третьей главе
Глава 4. Разработка программного обеспечения для генерации
Verilog-описаний СФ-блоков, реализующих восстановление работоспособности устройств памяти
4.1 Описание программы BISR COMPILER
4.2 Входные конфигурационные параметры программы BISR COMPILER
4.2.1 Определение параметров анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти
4.2.2 Определение параметров FCU-контроллера
4.3 Ядро программы BISR COMPILER

4.4 Список шаблонов программы BISR COMPILER
4.5 Маршрут проверки Verilog-описаний с помощью программы BISR COMPILER
4.6 Оценка эффективности программы BISR COMPILER
4.7 Выводы по четвертой главе
Заключение
Обозначения и сокращения
Список литературы

■ модуль сотё_£еп генерирует управляющие сигналы для исполнения соответствующего тестового алгоритма;
■ модуль с1зат_тих обеспечивает мультиплексацию сканируемых цепей;
■ модуль с1а1а_стрг сравнивает информацию, прочитанную с устройства памяти с эталонной информацией и формирует соответствующие выходные сигналы;
■ модуль BIRA_engme представляет собой анализатор, который из модуля с!аГа_стрг получает информацию о поврежденных элементах памяти и выбирает лучший сценарий восстановления.

Входной порт обертки-1
Входной
терминал для управления -\'ЗС

Мультиплексоры
Генератор
команд
Память
Обертка памяти

> Компаратор

Анализатор ремонта-ВІКА
Рисунок 1.14- Обертка памяти
Поскольку необходимость в анализаторе существует для каждого отдельного устройства памяти, занимаемая им площадь является одним из главных параметров в общей системе. Увеличение количества избыточных элементов памяти приводит к усложнению структуры анализаторов и к увеличению их площади. Следовательно, актуальной становиться создание новых методов проектирования, обеспечивающих приемлемые параметры схемы анализатора.