Исследование и разработка алгоритмов многокритериальной оптимизации библиотечных элементов при проектировании нанометровых СБИС

• Автор: Мелик-Адамян, Арег Фрикович
• Шифр специальности: 05.13.12
• Научная степень: Кандидатская
• Год защиты: 2009
• Место защиты: Москва
• Количество страниц: 178 с. : ил.

Содержание

Список иллюстраций

Список таблиц

Введение

Глава 1. Анализ проблем проектирования библиотечных элементов нанометровых СБИС

1.1. Введение

1.2. Маршрут проектирования СБИС

1.3. Эволюция технологий производства СБИС

1.4. Проблема утечек в субмикронных технологиях

1.5. Основные вехи развития — дорожная карта 1ТПЭ

1.6. Ток утечки в МОП-транзисторе

1.7. Ток утечки в ячейках
1.8. Методы борьбы с токами утечки
1.9. Уровень выхода годных и связанные с ним проблемы
1.10. Библиотеки стандартных ячеек
1.11. Постановка задачи
1.12. Выводы
Глава 2. Задача многокритериальной оптимизации стандартных ячеек
2.1. Основные понятия многокритериальной оптимизации
2.2. Анализ задачи
2.3. Подходы к решению задачи
2.4. Задача вариации транзисторов в ячейке
2.5. Генетический алгоритм решения
2.6. Анализ генетического алгоритма
2.7. Общая схема процесса оптимизации
2.8. Уравнение тока утечки
2.9. Уравнение задержки
2.10. Уравнение площади
2.11. Обоснование сходимости генетического алгоритма
2.12. Выводы
Глава 3. Разработка маршрута проектирования
3.1. Обзор маршрутов проектирования
3.2. Влияние технологий на маршрут проектирования
3.3. Сравнение маршрутов проектирования
3.4. Маршрут проектирования многокритериальной оптимизации
3.5. Выводы
Глава 4. Практическая реализация алгоритмов
471. Система оптимизации стандартных ячеек
4.2. Архитектура системы
4.3. Генерация ЛПг-последовательностей
4.4. Реализация генетического алгоритма
4.5. Экспериментальные результаты
4.6. Локальный поиск для гибридного алгоритма
4.7. Критерий прекращения поиска
4.8. Параллелизация генетического алгоритма
4.9. Нерешённые проблемы
4.10. Выводы
Заключение

Литература
Приложение А. Компактизация топологии
А.1. Алгоритм компактизации
А.2. Генерация ограничений (рёбер графа)
А.З. Алгоритм компактизации
А.4. Постобработка топологии
А.5. Использование компактизации

жения питания Vdd, но не в специфицированном диапазоне. Другим примером является частичная функциональность из-за токов утечек, которые могут возникать из-за вариаций параметров процессов производства. Примером схем сильно подверженных параметрическим потерям УВГ. являеются микропроцессоры. Несмотря на то, что они проектируются для заданного энергопотребления и быстродействия, в процессе изготовления их характеристики изменяются. Во время тестирования они сортируются по быстродействию и энергопотреблению, и получают разные индексы для дальнейшего использования. Заказные ИС (ASIC — Application Specific Integrated Circuit), с другой стороны, не могут быть классифицированы, так как четко должны удовлетворять жёстким спецификациям. Такие интегральные схемы проектируются с большим запасом прочности для функциональных параметров [2].
• Третьим источником потери УВГ являются проблемы тестирования. Практические тесты не могут идентифицировать все дефекты или потенциальные дефекты и поэтому попадают в отдельный класс дефектов, приводящих к потере УВГ. Здесь мы не будем рассматривать этот аспект, так как он не связан с вопросами физического проектирования ИС.
Типы дефектов могут быть классифицированы следующим образом.
• Случайные дефекты. Это случайно распределённые дефекты, возникающие из-за попадания пылевых частичек на подложку.
• Систематические дефекты. Этот тип дефектов предсказуем и состоит, например, из ошибок химико-механической полировки (CMP — Chemical Mechanical Polishing) или разрушения фоторезисторного шаблона [2]. Важно понимать, что и случайные и систематические дефекты могут