Модель, алгоритмы и реализация арифметического устройства на формальных нейронах

• Автор: Хла Вин
• Шифр специальности: 05.13.05
• Научная степень: Кандидатская
• Год защиты: 2014
• Место защиты: Курск
• Количество страниц: 109 с. : ил.

СОДЕРЖАНИЕ
ВВЕДЕНИЕ

Г ЛАВА 1. Анализ основных алгоритмов и структур блоков

выполнения арифметических операций

ГЛАВА 2. Математическая модель устройства с последовательным

переносом, выполняющего арифметические операции в прямых кодах

2.1. Способ представления и кодировка чисел при

выполнении арифметических операций

2.2. Блок ввода и шифрации чисел

2.3. Блок результата

2.4. Искусственный нейрон
2.5. Модуль ускоренного умножения
2.6 Математическая модель сумматора-вычитателя чисел
с фиксированной точкой
2.7 Выводы по главе
ГЛАВА 3. Архитектура, алгоритм управления и моделирование работы
специализированного сумматора-вычитателя на нейронах
3.1 Параллельный сумматор-вычитатель на нейронах
со сквозным переносом
3.2. Работа параллельного сумматора-вычитателя на нейронах
со сквозным переносом
3.3. Блок-схема алгоритма управления параллельного сумматора-вычитателя на нейронах со сквозным переносом
3.4. Результаты моделирования работы параллельного сумматора-вычитателя на нейронах со сквозным переносом
3.5. Выводы по главе
ГЛАВА 4. Структурные схемы блоков параллельного
сумматора-вычитателя
4.1. Описание параллельного сумматора-вычитателя на нейронах
со сквозным переносом
4.2. Оценка быстродействия разработанного устройства и
альтернативных схемотехнических решений сумматоров
4. З.Выводы по главе
5. ЗАКЛЮЧЕНИЕ
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
ПРИЛОЖЕНИЕ 1 Описание программы моделирования работы
сумматора-вычитателя на нейронах
ПРИЛОЖЕНИЕ 2 Программа моделирования работы сумматора-
вычитателя на нейронах

ВВЕДЕНИЕ
Актуальность рабты. Очевидно, что компьютерные технологии сделали гигантский шаг вперед от момента своего рождения до настоящего времени. ЭВМ стали намного более производительными, компактными, надежными и доступными, благодаря чему стало возможным их внедрение практически во все области человеческой деятельности. Однако основным вектором перспективных исследований и разработок элементов и устройств вычислительной техники и систем управления остается повышение их быстродействия при выполнении арифметических операций, что определяет один из основных аспектов актуальности темы диссертации.
Основная решаемая задача диссертационного исследования заключается в минимизации затрат времени при выполнении операций сложения-вычитания при приемлемых аппаратных затратах и других метрических показателей и разработке структурно-функциональной организации устройства сложения-вычитания.
В связи с развитием вычислительной техники задача повышения быстродействия доминирующей базовой операции сложения (вычитания) путем создания специализированных вычислительных устройств, является актуальной. Основными критериями, варьируемыми при выборе той или иной схемы, являются: сложность реализации комбинационных схем модулей; быстродействие специализированных арифметических устройств; аппаратные затраты по реализации спецпроцессоров; потребляемая мощность вычислительных устройств.
Для решения этой задачи диссертационного исследования имеются необходимые предпосылки и основания. Проблеме создания высокоскоростных арифметических устройств и их алгоритмическому обеспечению посвятили свои работы Каляев A.B., Бандман O.A., Бойков В.Д., Ачасова С.Н., Смолов В.Б., Kung N.T., Book R.V и т.д. Опыт международного компьютерного сообщества показал, что традиционные
і І і її і І І І І І І (■ І II І И І

распространение логистической активационной функции обусловлено простотой вычисления ее производной, представленной формулой (2.8).
= ,./(*)( 1-/(*))• (2.8)

Поэтому при использовании алгоритма обратного распространения ошибки для обучения искусственной нейронной сети производная логистической функции может быть легко вычислена через значение самой функции, что позволяет более эффективно вычислять поправки весовых коэффициентов при обучении нейросети.
Нейросетевой элемент сумматора вычитателя
В данной работе в блоке арифметического устройства, выполняющего суммирование и вычитание, предлагается использовать нейросетевой элемент. Так как его назначение в данном случае заключается в определении выполняемой операции, сложения или вычитания, в зависимости от входных знаков, нет необходимости применять формальный нейрон с сигмоидальной или логистической функцией, данную задачу эффективно решает искусственный нейрон с пороговой функцией [42]. Формальный нейрон, определяющий выполняемую арифметическую операцию, представлен на рисунке 2.3.
ЗрЛЧ -

ЗрПЧ
ЗрВЧ V +2 +

ЗрВЧ ь* -1 ОЭ

Рисунок 2.3. Формальный нейрон в сумматоре-вычитателе