Комплекс для тестирования цифровых систем управления агрегатов бесперебойного питания в режиме реального времени

• Автор: Пустыльняк, Иван Александрович
• Шифр специальности: 05.09.12
• Научная степень: Кандидатская
• Год защиты: 2008
• Место защиты: Саратов
• Количество страниц: 149 с. : ил.

СОДЕРЖАНИЕ

Список сокращений и обозначений
Введение
Глава 1. Современное состояние систем тестирования цифровых
систем управления агрегатов бесперебойного питания
1.1. Силовые схемы и системы управления агрегата бесперебойного питания
1.2 Современные методы тестирования систем управления агрегатов бесперебойного питания
1.3 Методы тестирования систем управления АБП с по-
мощью математической модели силовой схемы
Выводы
Глава 2. Математическая модель реального времени агрегата бесперебойного питания
2.1. Особенности силовой схемы АБП и комплекса тестирования
2.2. Математическая модель силовой схемы АБП
Выводы
Глава 3. Разработка структуры аппаратно-программного комплекса
тестирования и устройства сопряжения
3.1 Структура аппаратно-программного комплекса тести
рования
3.2. Структурные особенности устройства сопряжения
3.3. Алгоритм программы микроконтроллера платы уст
ройства сопряжения сигналов
3.4 Алгоритм программы связи платы сопряжения и мо
дели на ЭВМ
Выводы

Глава 4. Экспериментальная проверка комплекса тестирования циф- ровой системы управления агрегата бесперебойного питания
4.1. Структура экспериментальной установки
4.2. Исследование установившегося режима работы
4.3. Исследование пускового режима работы
4.4 Исследование динамических и аварийных режимов
работы
Выводы
► Заключение
Список использованной литературы

СПИСОК СОКРАЩЕНИЙ И ОБОЗНАЧЕНИЙ

Сокращения
IGBT - Insulated Gate Bipolar Transistor
АБ - аккумуляторная батарея;
АБП - агрегат бесперебойного питания;
АЦП - аналого-цифровой преобразователь;
ИС - интегральная схема;
ПЗУ - постоянное запоминающее устройство;
ППП - пакет прикладных программ;
ЦАП - цифро-аналоговый преобразователь;
ЦСУ - цифровая система управления;
ШИМ - широтно-импульсная модуляция;
ЭВМ - электронно-вычислительная машина;
эдс - электродвижущая сила;
ОЗУ - Оперативное запоминающее устройство;
RTDX - Real Time Bata Exchange;
UPS - Uninterruptible Power Supply;
VFB - Voltage Frequence Bependent;
VI - Voltage Independent;
VFI - Voltage Frequence Independent;
Обозначения
Латинские
А, В, С, - постоянные действительные матрицы соответствующего
Б, Б] размера;
Лицо - постоянная интегрирования для тока вторичной обмотки
трансформатора инвертора при закрытии транзисторов;
Лив - постоянная интегрирования для тока заряда фильтра от АБ;

жание рабочих и специальных регистров микропроцессора, а также изменить их содержание. Используя данную возможность, можно придать микропроцессору нужные условия работы и заставить выполнять интересующий нас блок программы [85]. Эта возможность используется в основном при проверке и отладке правильности программы на этапе создания устройства. Использовать данный способ при тестировании готового изделия не представляется возможным по причине того, что Code Composer Studio позволяет эмулировать работу процессора только в том случае, если в качестве рабочего микропроцессора используется специализированная отладочная плата eZdsp™F2812 [14, 98]. Ее особенность заключается в том, что программа записывается не во flash-память процессора, а в специальное ОЗУ, установленное на плате. Благодаря этому Code Composer Studio может в любой момент времени остановить выполнение программы путем передачи микропроцессору пустых команд. Т.е. процессор в этот момент продолжает работать, но никаких действий не производит. Отладочная плата подключается к ЭВМ через LPT порт, и по этой причине скорость работы процессора уменьшается в 10 раз [144-149].
Также аппаратным элементом DSP является интерфейс внутрисхемной эмуляции на базе тестового интерфейса IEEE 1149 JTAG. Это стандартный тестовый интерфейс, применяемый для тестирования электронных компонентов и устройств. Он имеется в каждом цифровом сигнальном процессоре Texas Instruments и с рядом дополнений используется как интерфейс внутрисхемного эмулятора. Его использование позволяет легко и просто интегрировать средства внутрисхемной эмуляции в состав разрабатываемого устройства. Интерфейс JTAG даёт возможность подключения одного или нескольких цифровых сигнальных процессоров к одному отладчику с использованием всего 6 сигнальных линий. Можно подключать к одному внутрисхемному JTAG-эмулятору несколько разнородных сигнальных процессоров и контроллеров. При этом обеспечивается гибкость подключения и высокая скорость обмена. Подключение отладочного JTAG-интерфейса и работу с ним