Исследование и разработка универсальных методов тестирования IP блоков систем на кристалле на базе микропроцессорных ядер

• Автор: Алексеев, Алексей Алексеевич
• Шифр специальности: 05.27.01
• Научная степень: Кандидатская
• Год защиты: 2012
• Место защиты: Москва
• Количество страниц: 191 с. : ил.

СОДЕРЖАНИЕ
Общая характеристика работы
Список используемых сокращений
Введение
Глава 1. Тенденции и проблемы развития современных средств тестирования систем на кристалле
1.1. Тестирование преобразователей данных
Тестирование блоков АЦП
Тестирование ЦАП
1.2. Тестирование логических устройств
1.3. Методы тестирования схем памяти
1.4. Специализированные аппаратные интерфейсы тестирования

1.5. Средства периферийного сканирования
1.6. Современные методы тестопригодного проектирования
1.7. Методы тестирования блоков памяти СНК
1.8. Переход от модели к тестовому оборудованию
1.9. Программные средства контроля
1.10. Выводы по первой главе
Глава 2. Систематизация, настройки и методы тестирования 1Р
блоков систем на кристалле
2.1. Микропроцессорное ядро
2.2. Порты ввода вывода
2.3. Аналого-цифровые преобразователи
2.4. Цифро-аналоговые преобразователи
2.5. Компараторы
2.6. Приемопередатчики
2.7. Универсальные синхронно-асинхронные приемопередатчики
2.8. Блоки ведущего синхронного последовательного порта (СПП)
Интерфейс БР1

Интерфейс 12С
2.9. Таймеры
Схемы ШИМ, блоки захвата/регистрации событий
2.10. ПЗУ
2.11. ОЗУ
2.12. Блок обработки прерываний
2.13. Память программ
2.14. Формирование тестовой программы
2.15. Тестирование СНК с реализацией программ в ПЗУ
2.16. Выводы по второй главе диссертационной работы
Глава 3. Переход от виртуального моделирования к тестированию
физически реализованных систем на кристалле
3.1. Модель формирования тестовых векторов
3.2. Модель формирования векторов тестовых воздействий для
реализации интерфейса программирования
3.3. Выводы по третьей главе диссертационной работы
Глава 4. Разработка устройств согласования и методы реализации
тестов
4.1. Разработка устройств согласования для тестирования
аналоговых блоков в составе систем на кристалле
4.2. Реализация тестов 1Р блоков
4.3. Выводы по четвертой главе диссертационной работы
Заключение
Список используемой литературы
Приложение
A. Микропроцессорное ядро
Инструкции микропроцессорного ядра СНК 1886ВЕ
Тест микропроцессорного ядра СНК 1886ВЕ
Б. Порты ввода вывода
Тест портов ввода/вывода СНК 1886ВЕ
B. Аналого-цифровые преобразователи
Регистры управления АЦП СНК 1886ВЕ

Тест АЦП, способ первый
Тест АЦП, способ второй
Тест АЦП, способ третий
Тест всех каналов блока АЦП
Г. Цифро-аналоговые преобразователи
Регистры управления ЦАП СНК 1886ВЕ
Тест ЦАП
Д. Компараторы
Регистры управления компаратором СНК 1886ВЕ
Тест компаратора
Е. Приемопередатчики
иАИТ
Блок ведущего синхронного последовательного порта (СПП)
Ж. Таймеры
3. ПЗУ
Тестирование блоков ПЗУ СНК 1886ВЕ
И. ОЗУ
Тестирование блоков ОЗУ СНК 1886ВЕ
К. Блок обработки прерываний
Тест блока обработки прерываний СНК 1886ВЕ
Л. Блок памяти программ
Тест блока памяти СНК 1886ВЕ6
М. Интерфейс программирования
Интерфейс программирования СНК серии 1886ВЕ
Программная реализация интерфейса программирования с
расширенным набором комманд
Модификация стандартного интерфейса программирования
Н. Формирования векторов тестовых воздействий
О. Устройства согласования
П. Часто используемые функции

В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, так как инициализация возможна путем подачи определённой последовательности сигналов на вход TMS.
Работа средств обеспечения интерфейса JTAG подчиняется сигналам автомата управления, встроенного в микросхему. Состояния автомата определяются сигналами TDI и TMS порта тестирования. Определённое сочетание сигналов TMS и ТСК обеспечивает ввод команды для автомата и её исполнение.
Если на плате установлено несколько устройств, поддерживающих JTAG, они могут быть объединены в общую цепочку. Уникальной особенностью JTAG является возможность программирования не только самого микроконтроллера (или ПЛИС), но и подключённой к его выводам микросхемы флэш-памяти. Причём существует два способа программирования флэш-памяти с использованием JTAG: через загрузчик с последующим обменом данными через память процессора, либо через прямое управление выводами микросхемы.
Возможность управления состояниями внутренних регистров с помощью такого интерфейса, делает его привлекательным не только для тестирования собранных печатных плат, но и для применения его в тестировании СНК с использованием современного измерительного оборудования.
1.5. Средства периферийного сканирования.
Одним из основных инструментов периферийного сканирования электронных компонентов на сегодняшний день является интерфейс «граничного сканирования». От англ. BoundaryScan - вид структурного тестирования печатной платы с установленными на неё компонентами, основанный на применении в некоторых микросхемах стандарта IEEE
1149.1 [12], [13]. Широко используется также термин «Граничное
сканирование». Результатом периферийного сканирования является