Исследование и разработка методов построения устойчивых к неисправностям оперативных запоминающих устройств бортовых вычислительных систем

• Автор: Буханова, Галина Викторовна
• Шифр специальности: 05.13.13
• Научная степень: Кандидатская
• Год защиты: 1998
• Место защиты: Москва
• Количество страниц: 190 с. : ил.

ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ
1. МЕТОДЫ ПРОЕКТИРОВАНИЯ ВЫСОКОНАДЕЖНЫХ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ ОТКАЗОУСТОЙЧИВЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
1.1. Высоконадежные оперативные запоминающие устройства, тенденции развития
1.2. Типы неисправностей, возникающих в работе ОЗУ, и повышение надежности ОЗУ методами совершенствования технологий и конструкций
1.3. Методы обеспечения устойчивости к неисправностям ОЗУ
1.4. Структурная избыточность
1.4.1. Резервирование
1.4.2.1. Резервирование ЗУ на микросхемах памяти (модульных ОЗУ)
1.4.2.2. Подключение резервных блоков памяти ( резервирование
замещением)
1.4.3. Метод обхода отказавших ячеек
1.4.4. Методы контроля адресных цепей ЗУ
1.5.Информационная избыточность
1 .б.Временная избыточность
1.7. ОЗУ в отказоустойчивых вычислительных системах
1.8. Выводы к главе I
2. РАЗРАБОТКА МЕТОДОВ ПОСТРОЕНИЯ УСТОЙЧИВЫХ К НЕИСПРАВНОСТЯМ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ БОРТОВЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
2.1. Введение
2.2. Разработка методики использования избыточности для проектирования
ОЗУ со свойством устойчивости к неисправностям

2.2.1. Выводы к п
2.3. Структурная схема подсистемы ОЗУ
2.4. Пользовательская часть подсистемы ОЗУ (пользовательское
ОЗУ). Общий подход к реализации
2.5. Системная часть подсистемы ОЗУ (системное ОЗУ)
2.5.1. Постановка задачи
2.5.2. Классическая троированная структура
2.5.3. Модификация классической троированной структуры
2.5.3.1. Построение МТОЗУ с возможностью реконфигурации структуры
2.5.3.2. Построение МТОЗУ, устойчивых к накоплению неисправностей типа “сбой”
2.5.4. Модифицированные структуры ТОЗУ, устойчивые к накоплению неисправностей
2.5.4.1. Структура ОЗУ, устойчивая к накоплению одиночных и кратных нечетной кратности неисправностей
2.5.4.2. Дублирование функциональных модулей ТОЗУ
2.5.4.3. Троирование функциональных модулей ТОЗУ
2.5.4.4. Реконфигурация поддерживающей аппаратуры. Один из подходов
к реализации
2.6. Выводы к главе
3. ИССЛЕДОВАНИЕ НАДЕЖНОСТИ МОДИФИЦИРОВАННЫХ СТРУКТУР ТОЗУ
3.1. Введение
3.2. Модели анализа надежности
3.2.1. Классическая троированная структура
3.2.2. ОЗУ, устойчивое к накоплению одиночных и кратных нечетной кратности неисправностей
3.2.3. Структура ОЗУ с модифицированным мажоритарным элементом

3.3. Выводы к главе
4. СТРУКТУРА ТВЕРДОТЕЛЬНОГО РЕГИСТРАТОРА ПОЛЕТНОЙ ИНФОРМАЦИИ
4.1. Введение
4.2. Основные принципы конструкции
4.3. Общее описание и реализация функциональных блоков платы
памяти ТТР
4.4.. Реализация блока TML
4.4.1. Общее описание
4.4.2. Реализация функций
ЗАКЛЮЧЕНИЕ
ПРИЛОЖЕНИЯ
Приложение 1. (фото 1, фото 2)
Приложение 2. Перечень элементов платы памяти ТТР
Приложение 3. Реализация функций блока AL
( программа "D5", программа "D64" )
Приложение 4. Реализация функций блока AIL
( программа "D6D")
Приложение 5. Реализация функций блока IL
( программа "D7" )
Приложение 6. Реализация функций блока TML
( программа "D8D")
АКТЫ
СПИСОК ЛИТЕРАТУРЫ
СПИСОК ПУБЛИКАЦИЙ ПО ТЕМЕ ДИССЕРТАЦИИ

Регистр адреса памяти
Память признаков неисправностей
/ Поле 1 / Поле 2
МБ Р1 Р2 РЗ МБ Р1 Р2 РЗ
Вході

1 0 1 0 0

Рег
данных
памяти
Матрица ис ОЗУ
Резервные Основные К-
, столбцы
! столбцы

X О

Блок і

Переключатель пая схема
Рис. 1.6. Подключение резервных ИС ОЗУ : Ш1, Ш2 - шифраторы