Методы анализа и испытаний логических устройств для обнаружения неисправностей типа временная задержка в системах железнодорожной автоматики

Методы анализа и испытаний логических устройств для обнаружения неисправностей типа временная задержка в системах железнодорожной автоматики

Автор: Лыков, Андрей Александрович

Шифр специальности: 05.22.08

Научная степень: Кандидатская

Год защиты: 2006

Место защиты: Санкт-Петербург

Количество страниц: 207 с. ил.

Артикул: 2902115

Автор: Лыков, Андрей Александрович

Стоимость: 250 руб.

1. Современные методы анализа и испытаний СЖАТ
1.1. Задачи анализа и испытаний СЖАТ
1.2. Характеристика временных свойств современной микроэлектронной аппаратуры
1.3. Сертификационные испытания СЖАТ
1.4. Выводы
2. Методы обнаружения временных задержек
2.1. Модели временных задержек в логических схемах
2.2. Виды тестов временных задержек
2.3. Способы тестирования и обнаружения временных задержек
2.4. Выводы и постановка задачи диссертации
3. Матричные методы анализа неисправностей типа временная задержка
3.1. Матричные модели логических схем
3.2. Алгоритмы преобразования МО
3.3. Алгоритмы построения сокращенной ЭНФ для соседних тестов
3.3.1. Правила подстановки значений в ТМО
3.3.2. Вычисление сокращенной ЭНФ по ТМО
3.4. Теоремы анализа сокращенных ЭНФ
3.5. Теоремы анализа сокращенных ЭНФ для несоседних тестов
3.6. Анализ несоседних тестов
3.7. Выводы
и 4. Исследование отношений между временными задержками и отказами
в контактных схемах
4.1. Алгебраический метод вычисления тестов для временных
задержек
4.2. Вычисление тестов для временных задержек через тесты для контактных схем
4.3. Тесты временных задержек для особенных классов схем
4.3.1. Бесповторные схемы
4.3.2. Монотонные схемы
4.3.3. Линейные схемы
4.4. Метод определения тестируемости временных задержек в комбинационной схеме
4.5. Выводы
5. Методика испытаний аппаратуры СЖАТ для временных задержек
5.1. Методы контроля и измерения параметров электронной аппаратуры СЖАТ
5.2. Способы введения временных задержек в модель логической схемы
5.3. Моделирование схем, преобразованных в эквивалентное дерево
5.4. Моделирование задержек в триггерных схемах
5.5. Моделирование узлов АБЧКЕ
5.6. Выводы Заключение Список литературы
Приложение А. Этапы трансформирования МО по алгоритму 3.1 Приложение Б. Результаты трансформирования МО Приложение В. Моделирование временных задержек в комбинационной схеме
Приложение Г. Документы по внедрению результатов диссертации
Список используемых


В процессе эксплуатации СЖАТ может оказаться в одном из состояний, определенных в и показанных на рис. Рис. Рис. В соответствии с безопасность системы железнодорожной автоматики свойство системы непрерывно сохранять исправное, работоспособное или защитное состояние в течение некоторого времени или наработки. При создании СЖАТ основное внимание уделяется именно защите от опасных отказов, поскольку они ведут к нарушению нормальной работы транспорта, авариям, крушениям, большим материальным потерям и даже к человеческим жертвам. Обеспечение безопасности СЖАТ достигается за счет проведения ряда мероприятий, которые приведены на рис. Рис. При создании СЖАТ учитываются нормы, правила и требования, предъявляемые к системам, обеспечивающим безопасность движения поездов. Однако на стадии создания системы могут быть допущены ошибки, в том числе концептуальные. Поэтому далее важнейшей ступенью обеспечения безопасности СЖАТ является сертификация. Сертификация набор мероприятий, подтверждающих соответствие продукции определенным требованиям. Сертификация выполняется специально аккредитованной испытательной организацией с целью проверки соответствия разрабатываемой СЖАТ нормам и требованиям, предъявляемым к соответствующим системам . Этапы проведения сертификационных работ иллюстрируются рис. Рис. Одним из важнейших этапов при этом являются испытания, призванные подтвердить способность рассматриваемой СЖАТ обеспечивать безопасность. При этом для доказательства безопасности исследуемой СЖАТ прибегают к способам, приведенным на рис. Как и в любой отрасли техники, мало создать безопасную систему управления и доказать ее свойства. Неграмотная эксплуатация может перечеркнуть все предыдущие усилия по созданию и сертификации системы и привести к аварии. Поэтому важнейшим этапом обеспечения безопасности является техническая эксплуатация полный комплекс работ, необходимых для обеспечения высокого качества их функционирования от пуска в эксплуатацию до реконструкции, включающий в себя технологическое и техническое обслуживание, ремонт, транспортирование и хранение, выполняемых с использованием соответствующих технических средств . Рис. В последние несколько десятков лет отрасль полупроводниковых устройств отличается высокими темпами развития, которые обуславливаются, в том числе, постоянным сокращением минимального размера компонентов интегральных схем и, вследствие этого, плотностью упаковки логических элементов на кристалле. Подмечено 1, что для удовлетворения спроса потребителей, т. Точно также увеличивается скорость обработки электрических сигналов или число команд, выполняемых процессором в секунду удваивается каждые 1,5. Современные СБИС, выполненные по технологии КМОП, на сегодняш
ний день содержат более транзисторов в кристалле и, по оценкам специалистов, это число в ближайшее время увеличится в раз 4, 5. Уже выпускаются процессоры i IV с тактовой частотой 4,4 ГГц. В ближайшей перспективе появление процессоров с тактовой частотой ГГц. Дальнейшее увеличение тактовой частоты связано с проблемами внутренних соединений скорость распространения логического сигнала через элементы становится соизмеримой со скоростью распространения по линиям связи . Тенденции изменения степени интеграции СБИС в период с середины х гг. Верхней кривой на графике соответствует динамика развития однородных схем элементов памяти динамических ОЗУ ДОЗУ. Нижняя кривая отражает развитие неоднородных схем микропроцессоров 6. На рис. Ii i I ведущей в мире организации, объединяющей разработчиков полупроводниковой техники. Тактовая частота, достижимая в каждом из поколений продуктов, связана с производительностью транзисторов на микросхеме локальная тактовая частота и становится все существенней по мере все более полного использования особенностей микроархитектуры 1. Сравнение параметров традиционной релейной техники и современных электронных элементов, применяемых в различных СЖАТ, составленное по данным 4, 5, 6, , , , , , приведено в табл. Тенденции изменения степени интеграции СБИС
Таблица 1. ЭВМ и мик 1, 2 7 5. О 0,.

Рекомендуемые диссертации данного раздела

28.06.2016

+ 100 бесплатных диссертаций

Дорогие друзья, в раздел "Бесплатные диссертации" добавлено 100 новых диссертаций. Желаем новых научных ...

15.02.2015

Добавлено 41611 диссертаций РГБ

В каталог сайта http://new-disser.ru добавлено новые диссертации РГБ 2013-2014 года. Желаем новых научных ...


Все новости

Время генерации: 0.242, запросов: 238