Проблемы масштабируемости и неоднородности в архитектуре вычислительных суперсистем

Проблемы масштабируемости и неоднородности в архитектуре вычислительных суперсистем

Автор: Анохин, Александр Васильевич

Шифр специальности: 05.13.13

Научная степень: Докторская

Год защиты: 2000

Место защиты: Москва

Количество страниц: 270 с. ил

Артикул: 2279452

Автор: Анохин, Александр Васильевич

Стоимость: 250 руб.

СОДЕРЖАНИЕ
Введение.
1. Основные типы архитектур высокопроизводительных вычислительных систем
2. Системы ЭНЧЭ с общей памятью
3. Системы БМЕ с распределенной памятью
4. Системы ММ С с общей памятью.
5. Системы ММ О с распределенной памятью
6. Специализированные системы
7 Уникальные системы.
8. Актуальность
9. Цели работы.
. Положения, выносимые на защиту
И. Содержание работы
Глава 1. Фундаментальные проблемы вычислительных суперсистем
1.1. Параллелизм в вычислительных системах и программах.
1.2. Неоднородность в вычислительных системах
1.3. Масштабируемость системы
1.4. Когерентность кошпамяти
1.5. Модели программирования и оптимизация программ
1.5.1. Модель общей памяти.
1.5.2. Модель передачи сообщений.
1.5.3. Модель параллелизма данных
1.6. Вычислительные системы с нетрадиционной архитектурой
1.6.1. Архитектура систем, управляемых потоком данных
1.6.2. Систолические архитектуры.
1.7. Основные принципы построения неоднородной суперсистемы . . .
1.8. Выводы
Глава 2. Анализ архитектуры мультипроцессора с общей памятью
2.1. Введение.
2.2. Структуры иерархии памяти
2.3. Проблема когерентности памяти
2.4. Модели согласованности памяти
2.4.1. Модель последовательной согласованности.
2.4.2. Модель процессорной согласованности.
2.4.3. Модель слабой согласованности.
2.4.4. Модель освобожденной согласованности
2.5. Основные элементы протоколов когерентности.
2.6. Алгоритмы когерентности и типы синхронизации
обращений
2.7. Сравнение У1 и Уииротоколов
2.8. Состояния блока кэшпамяти.
2.9. Основные методы реализации
2 Выводы.
Глава 3. Реализация когерентности кэшпамяти в кластере
мультипроцессора.
3.1. Введение
3.2. Когерентность кэшпамяти
3.3. Протоколы с полной рассылкой сообщений
3.4. Протокол слежения с частными состояниями
3.5. Протокол слежения в кластере с общей шиной
3.6. Реализация протокола
3.6.1. Функционирование контроллера кэшпамяти
3.6.2. Функционирование контроллера шины
3.6.3. Взаимодействие контроллеров кэшпамяти и шины
3.7. Многоуровневая организация кэшпамяти
3.7.1. Свойство включения.
3.7.2. Протокол обмена между уровнями
иерархии кэшпамяти
3.8. Методология уменьшения коэффициента промаха
кэшпамяти
3.8.1. Анализ операции обработки промаха кэшпамяти.
3.8.2. Методы усовершенствования общей шины
3.9. Выводы.
Глава 4. Проблемы масштабируемости архитектуры мультипроцессора.
4.1. Введение.
4.2. Масштабируемость полосы пропускания
коммутационной сети
4.3. Общее адресное пространство
4.3.1. Механизм обращений в общем адресном пространстве распределенной памяти
4.3.2. Общее физическое адресное пространство и когерентность памяти.
4.4. Когерентность кэшпамяти в
масштабируемом мультипроцессоре
4.5. Масштабируемый механизм когерентности
4.5.1. Общие требования.
4 .5.2. Основы протокола справочника.
4.5.3. Функционирование протокола справочника
4.5.4. Масштабирование протокола.
4.5.5. Варианты организации справочника
4.6. Анализ функционирования протоколов справочников.
4.6.1. Централизованный справочник
4.6.2. Распределенный справочник с односвязным списком
4.6.3. Распределенный справочник с двусвязным списком
4.6.4. Сравнение протоколов справочников.
4.7. Введение вспомогательного процессора в устройство доступа к коммутационной сети.
4.8. Проблемы корректности протокола в большой системе
4.9. Выводы.
Глава 5. Анализ архитектуры системы коммутации мультипроцессора.
5.1. Введение.
5.2. Топология системы коммутации.
5.2.1. Свойства топологии коммутационной сети
5.2.2. Примеры и характеристики коммутационных сетей
5.3. Управление маршрутизацией данных.
5.3.1. Требования к механизму маршрутизации
5.3.2. Схемы управления потоком данных.
5.3.3. Виртуальный канал.
5.4. Алгоритмы червячной маршрутизации
5.4.1. Детерминированная маршрутизация.
5.4.2. Адаптивная маршрутизация
5.5. Анализ архитектуры системы коммутации
5.5.1. Основные принципы построения системы коммутации . . .
5.5.2. Определение параметров системы коммутации.
5.5.3. Влияние задержки передачи.
5.5.4. Оценка задержки передачи в условиях конкуренции
5.5.5. Выбор механизма маршрутизации.
5.5.6. Организация буферной памяти
коммутационного узла.
5.6. Структура системы коммутации мультипроцессора
5.6.1. Метод передачи данных в коммутаторе.
5.6.2. Периферийный узел коммутатора первого уровня
5.6.3. Структура сообщений.
5.6.4. Центральный узел коммутатора первого уровня.
5.6.5. Коммутатор второго уровня.
5.6.6. Реализуемость и пропускная способность коммутатора . . .
5.7. Выводы.
Глава 6. Проблемы архитектуры масштабируемого векторного процессора . . .
6.1. Пределы производительности конвейерных структур
6.2. Уровень технологических возможностей.
6.3. Мультиконвейерный векторный процессор
6.3.1. Принципы построения.
6.3.2. Модуль обработки и коммутации.
6.3.3. Структура процессора
6.3.4. Система команд
6.3.5. Режимы работы.
6.3.6. Оценка времени выполнения наборов
векторных команд.
6.3.7. Оценка производительности мультиконтекстной обработки . .
6.4. Оценка аппаратных средств и производительности.
6.5. Выводы.
Глава 7. Архитектура и принципы функционирования неоднородной
суперсистемы
7.1. Основные принципы построения архитектуры суперсистемы . . . .
7.2. Структура и состав суперсистемы
7.3. Системы полупроводниковой и дисковой памяти.
7.4. Основной вычислительный модуль.
7.5. Функционирование диспетчера пакета заданий.
7.6. Масштабируемый мультипроцессор
7.7. Масштабируемый векторный процессор
7.8. Проблемы распределения ресурсов суперсистем
7.8.1. Методы формирования и планирования заданий
и потоков.
7.8.2. Проблемы планирования в крупномасштабной системе . . .
7.8.3. Планирование на уровне кластера мультипроцессора. . . .
7.8.4. Проблемы распределения большого числа процессоров . . .
7.8.5. Методы распределения на уровне групп кластеров и вычислительных дулей2о
7.9. Конструкторскотехнологическая реализация суперсистемы
7.9.1. Реализация мультипроцессора.
7.9.2. Реализация унипроцессора
7 Выводы
Заключение.
Литература


Другая особенность Т заключается в том, что процессор не имеет отдельного скалярного процессора скалярные и векторные фрагменты программного кода выполняются на одних и тех же функциональных устройствах. Но при этом в скалярную часть процессора введена локальная кэшпамять. В системе имеется отдельный скалярный процессор. Хотя теоретически отсутствие отдельного скалярного процессора может отрицательно сказываться на производительности, но практически влияние этого недостатка довольно ограничено. Мультипроцессор с распределенной памятью на основе I микропроцессоров. Модели v , , . Операционная система ii ix. Структура соединительной сети полный коммутатор. Компиляторы , , С, . Год выпуска . Системные параметры представлены в табл. Все модели v являются симметричными мультипроцессорными системами на основе микропроцессора 4. Тип системы векторный мультипроцессор с распределенной памятью. Модели X4, X4. Операционная система XV вариант ix, основанный па ix V. Структура соединительной сети многоступенчатый коммутатор. Компиляторы , , . I, . Год выпуска . ФУ, но полоса пропускания памяти составляет слов за один такт, что обеспечивает передачу только двух операндов для каждого конвейера и не обеспечивает в том же такте запись результата обратно в память. Системные параметры представлены в табл. Пиковая производительность одной панели 0. Система Е0 i симметричная мультипроцессорная система, параметры которой представлены в табл. Система Е0 i является самой большой из серии ЕхООО серверов, где х 3, 4, 5, 6, . Основной процессор системы процессор с тактом 4 не и пиковой производительностью 0 . ХВ. Это самый большой коммерческий коммутатор подобного типа. Конструктивно система построена на основе плат, содержащих до 4 процессоров, двух кэшпамятей 2го уровня емкостью до 4 и 4 банка памяти. Такие платы вставляются в iX, который таким образом выполняет роль задней панели устройства. Когерентность кэшпамяти реализуется через шинный протокол типа слежения. Коммутатор iX соединяет процессоры через отдельные шины данных и шины адреса, структура которых дает возможность распознавания передач типа точкаточка, осуществляемых с быстродействием до 1. Гбайтс, при эффективной суммарной пропускной способности 2, 4 Гбайтс. Тип системы мультипроцессор с распределенной памятью. Модели МТАхС, х 1, . Операционная система ix 4. Тега. Компиляторы , расширения , , I С, . Год выпуска . Системные параметры приведены в табл. Хотя память в МТА является физически распределенной, но эмфатически система имеет общую память с неоднородным временем доступа. В системе имеется возможность одновременного выполнения до 8 потоков команд и 8 обращений к памяти, не ожидая окончания предшествующих потоков, что позволяет скомпенсировать задержки обращения к памяти, длительностью до тактов. При этом приостановленные обращения к памяти сохраняются и затем инициируются через специальный пул отлаженных обращений к памяти. Соединительная сеть представляет собой трехмерный куб из р процессоров, в котором 3 процессоров соединены попеременно ПО X и у осям. Поэтому каждый узел сети соединен с 4 своими ближайшими соседями. Верхний предел задержки обращения в системе составляет 4,5 р 2 тактов при средней задержке 2, р такта. Кроме того, в каждом узле имеется порт вводавывода. Пропускная способность каждого сетевого порта составляет одно разрядное слово за один такт, что в целом составляет . Гбайтс на узел. Системы типа 1 с распределенной памятью являются самой динамичной областью разработки новых машин, однако далеко не все из них добиваются коммерческого успеха. Поэтому мы приводим описание только самых характерных машин этого класса. Задержка и полоса пропускания связей между узлами являются для системы I с распределенной памятью наиболее важными параметрами. Векторный мультипроцессор с распределенной памятью. Модель i 2. Операционные системы внутренняя ОС, прозрачная для пользователя, i на внешней машине. Структура соединительной сети многоступенчатый коммутатор. Компиляторы расширенного , I С. Год выпуска . Системные параметры i 2 приведены в табл.

Рекомендуемые диссертации данного раздела

28.06.2016

+ 100 бесплатных диссертаций

Дорогие друзья, в раздел "Бесплатные диссертации" добавлено 100 новых диссертаций. Желаем новых научных ...

15.02.2015

Добавлено 41611 диссертаций РГБ

В каталог сайта http://new-disser.ru добавлено новые диссертации РГБ 2013-2014 года. Желаем новых научных ...


Все новости

Время генерации: 0.361, запросов: 244