Параллельно-конвейерная процедура и устройство распределенной барьерной синхронизации матричных СБИС-мультикомпьютеров

Параллельно-конвейерная процедура и устройство распределенной барьерной синхронизации матричных СБИС-мультикомпьютеров

Автор: Волобуев, Сергей Викторович

Шифр специальности: 05.13.05

Научная степень: Кандидатская

Год защиты: 2010

Место защиты: Курск

Количество страниц: 151 с. ил.

Артикул: 4901295

Автор: Волобуев, Сергей Викторович

Стоимость: 250 руб.

Параллельно-конвейерная процедура и устройство распределенной барьерной синхронизации матричных СБИС-мультикомпьютеров  Параллельно-конвейерная процедура и устройство распределенной барьерной синхронизации матричных СБИС-мультикомпьютеров 

СОДЕРЖАНИЕ
ВВЕДЕНИЕ
1. АРХИТЕКТУРА МНОГОПРОЦЕССОРНЫХ СИСТЕМ НА КРИСТАЛЛЕ. ПОНЯТИЕ БАРЬЕРНОЙ СИНХРОНИЗАЦИИ И ПОДХОДЫ К ЕЕ РЕАЛИЗАЦИИ
1.1. Многопроцессорные системы на кристалле
1.2. Координация процессов в параллельных системах. Понятие барьерной синхронизации
1.3. Методы барьерной синхронизации
1.3.1 Программные методы барьерной синхронизации
1.3.2 Программноаппаратные гибридные методы барьерной синхронизации
1.3.3 Аппаратные методы барьерной синхрогазации Выводы
2. РАСПРЕДЕЛЕННАЯ ПРОЦЕДУРА ПАРАЛЛЕЛЬНОКОНВЕЙЕРНОЙ БАРЬЕРНОЙ СИНХРОНИЗАЦИИ ДЛЯ МАТРИЧНЫХ ОМК. КЛЮЧЕВЫЕ ОСОБЕННОСТИ И ФОРМАЛИЗОВАННОЕ ПРЕДСТАВЛЕНИЕ
2.1. Концептуальный базис процесса синхронизации
2.2. Формализованное описание процедуры параллельноконвейерной барьерной синхронизации
2.3. Математическая модель координирующей среды Выводы
3. ОРГАНИЗАЦИЯ УСТРОЙСТВА РАСПРЕДЕЛЕННОГО ПАРАЛЛЕЛЬНОКОНВЕЙЕРНОГО БАРЬЕРНОГО СИНХРОНИЗАТОРА
3.1. Структурнофункциональная организация модуля параллельноконвейерного барьерного синхронизатора
3.2. Описание процесса функционирования параллельноконвейерного барьерного синхронизатора
3.3. Функционирование барьерного синхронизатора согласно стандарту
3.4. Оценка структурной сложности параллельноконвейерного барьерного синхронизатора
3.4.1. Оценка аппаратной сложности
3.4.2. Оценка коммуникационной сложности
Выводы
4. ОЦЕНКА БЫСТРОДЕЙСТВИЯ ПАРАЛЛЕЛЬНОКОНВЕЙЕРНОЙ ПРОЦЕДУРЫ И УСТРОЙСТВА СИНХРОНИЗАЦИИ
4.1. Оценка максимального времени синхронизации
4.2. Определение параметров параллельноконвейерного барьерного синхронизатора с учетом заданных ограничений ОМК
4.3. Постановка и результаты вычислительного эксперимента
4.3.1. Постановка эксперимента
4.3.2. схема моделируемой системы
4.3.3. Результаты вычислительного эксперимента
Выводы
ЗАКЛЮЧЕНИЕ
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
ПРИЛОЖЕНИЕ 1
ПРИЛОЖЕНИЕ 2
ПРИЛОЖЕНИЕ 3
ВВЕДЕНИЕ
Актуальность


Математическая модель процесса параллельно-конвейерной барьерной синхронизации на основе аппарата сетей Петри, описывающая распространение сигналов синхронизации в координирующей среде ОМК совместно с циклическим переключением барьерных групп, позволяющая на основе исследования множества достижимых маркировок моделирующей сети Петри доказать корректность разработанной процедуры синхронизации, а также ее инвариантность к размещению синхронизируемых процессов. Результаты оценки аппаратной сложности, разрядности каналов связи и максимальной задержки распространения координирующих сигналов для предложенного устройства в зависимости от его параметров и размерности мультикомпьютера, подтверждающие снижение сложности межмодульного интерфейса координирующей среды и целесообразность реализации средств барьерной синхронизации ОМК на базе коллектива разработанных устройств. Практическое использование результатов работы. Основные научные результаты и выводы диссертационной работы внедрены в ООО «Визор» (г. Отказоустойчивые многопроцессорные платформы», в курсовом и дипломном проектировании. Апробация работы. Основные положения и результаты диссертационной работы были заслушаны и получили одобрение на УП Международной научно-практической конференции «Методы и алгоритмы прикладной математики в технике, медицине и экономике» (г. Новочеркасск, ), IV Международной конференции «Параллельные вычисления и задачи управления» РАСО‘ (г. Москва, ), Всероссийской научно-технической конференции «Интеллектуальные и информационные системы» (г. Тула, ), X Международной научно-практической конференции «Методы и алгоритмы прикладной математики в технике, медицине и экономике» (г. Новочеркасск, ), IX Международной научно-технической конференции «Оптикоэлектронные приборы и устройства в системах распознавания образов, обработки изображений и символьной информации» (г. Курск, ), а также на научных семинарах кафедры вычислительной техники ЮЗГУ (ранее КурскГТУ) с по г. Публикации по теме диссертации. Результаты диссертационной работы отражены в публикациях, в числе которых 3 статьи, опубликованных в научных изданиях из Перечня ВАК, и 3 патента РФ на изобретение. Личный вклад соискателя. Все выносимые на защиту научные результаты получены соискателем лично. В опубликованных в соавторстве работах по теме диссертации личный вклад соискателя сводится к следующему: в [4,] выполнен сравнительный анализ методов барьерной синхронизации, в [,] разработана процедура параллельно-конвейерной барьерной синхронизации, в [] проведен анализ результатов моделирования, в [8,9] предложена структурно-функциональная схема модуля барьерного синхронизатора, в [] разработаны схемы блоков управления барьерной синхронизацией, в [,] предложены схемные решения блоков коммутационного модуля. Объем и структура работы. Диссертационная работа состоит из введения, четырех разделов, заключения, списка литературы и приложений. Работа содержит 1 страницу текста (с учетом приложений) и поясняется рисунком и 9 таблицами; список литературы включает 4 наименований. Области возможного использования. Результаты диссертационной работы могут быть использованы при разработке коммуникационных устройств, матричных ОМК различной размерности, а также в матричных локальных сетях и сс>ШМА-мультипроцессорах. КРИСТАЛЛЕ. В последнее время существует тенденция реализации многопроцессорных систем на одном кристалле, что стало возможным вследствие совершенствования технологии производства сверхбольших интегральных схем (СБИС). Современные СБИС характеризуются высокой степенью интеграции (порядка 2 млрд. Системы, объединяющие от 8 до 0 процессорных модулей на кристалле, предлагаются многими ведущими фирмами-производителями: 8-ядерные процессоры Xeon от Intel [] (фирмой ведутся разработки по созданию -ядерной архитектуры [6]), -ядерный процессор SEAforth С от IntellaSys [], -ядерный процессор Vega от Azul Systems [7], 8-ядерный процессор UltraSPARC Т2 от Sun Microsystem [], многопроцессорные системы от фирмы Tilera [0-3]. Кроме универсальных вычислительных систем существуют и специализированные многопроцессорные системы на кристалле, к которым можно отнести 8-ядерный микроконтроллер Propeller от Parallax [], 8-ядерные сетевые процессоры XLR0 серии от NetLogic Microsystems [8]. Обычно термин «системы на кристалле» (System-on-Chip) применяют именно к ОМК с малым числом ПЭ. Для ОМК с большим числом ПЭ введено понятие «сети на кристалле» (Network-on-Chip).

Рекомендуемые диссертации данного раздела

28.06.2016

+ 100 бесплатных диссертаций

Дорогие друзья, в раздел "Бесплатные диссертации" добавлено 100 новых диссертаций. Желаем новых научных ...

15.02.2015

Добавлено 41611 диссертаций РГБ

В каталог сайта http://new-disser.ru добавлено новые диссертации РГБ 2013-2014 года. Желаем новых научных ...


Все новости

Время генерации: 0.192, запросов: 244