Метод, алгоритмы и аппаратные средства планирования топологии программируемых логических интегральных схем

Метод, алгоритмы и аппаратные средства планирования топологии программируемых логических интегральных схем

Автор: Минайлов, Виктор Викторович

Шифр специальности: 05.13.05

Научная степень: Кандидатская

Год защиты: 2012

Место защиты: Курск

Количество страниц: 138 с. ил.

Артикул: 6554172

Автор: Минайлов, Виктор Викторович

Стоимость: 250 руб.

Метод, алгоритмы и аппаратные средства планирования топологии программируемых логических интегральных схем  Метод, алгоритмы и аппаратные средства планирования топологии программируемых логических интегральных схем 

СОДЕРЖАНИЕ
ВВЕДЕНИЕ
1 АНАЛИЗ ИЗВЕСТНЫХ МЕТОДОВ И АЛГОРИТМОВ ПЛАНИРОВАНИЯ ТОПОЛОГИИ ПЛИС.
1.1 Архитектура ПЛИС, общие особенности.
1.2 Общая постановка задачи размещения на ЛИС и СБИС.
1.3 Классификация методов и алгоритмов планирования топологии ПЛИС .
1.4 Обзор методов и алгоритмов размещения подпрограмм
1.5 Анализ аппаратных методов планирования размещения ПЛИС и целесообразность их аппаратной реализации
1.6 Выводы.
2 МЕТОД ПЛАНИРОВАНИЯ ТЛ ИИ Г1ЛИС
2.1 Математическая постановка задачи планирования топологии ПЛИС
2.2 Метод минимизации длины межсоединений проводников модулей ПЛИС .
2.2.1 Постановка задачи минимизации длины межсоединений
2.2.2 Поиск нижней оценки суммарной длины межсоединений модулей ПЛИС.
2.3 Алгоритм планирования размещения подпрограмм в ПЛИС5
2.3.1 Этапы поиска решения.
2.3.2 Операция перестановки строк матрицы цепей
2.4 Перестановочный алгоритм планирования размещения подпрограмм в ПЛИС.
2.4.1 Обобщенный алгоритм
2.4.2 Формализованный алгоритм размещения подпрорамм в ПЛИС
2.5 Выводы.
3 МОДЕЛИРОВАНИЕ ПРОЦЕДУРЫ ПЛАНИРОВАНИЯ РАЗМЕЩЕНИЯ ПЛИС.
3.1 Методы моделирования.
3.2 Результаты исследования на модели эффективности алгоритма планирования топологии ПЛИС
3.3 Выводы
4 ОРГАНИЗАЦИЯ МИКРОПРОЦЕССОР ЮГО АКСЕЛЕРАТОРА ПЛАНИРОВАНИЯ ТОПОЛОГИИ ПЛИС.
4.1 Принципы аппаратной реализации процедур планирования топологии ПЛИС
4.2 Структурная организация микропроцессорного акселератора планирования топологии ПЛИС.
4.3 Алгоритмы функционирования акселератора.
4.4 Функциональная организация акселератора планирования топологии ПЛИС
4.4.1 Функциональная организация блока поиска нижней оценки.
4.4.2 Функциональная организация блока поиска начального значения
4.4.3 Функциональная организация блока поисковых перестановок.
4.4.4 Анализ производительности и быстродействия акселератора.
4.5 Выводы.
СПИСОК ЛИТЕРАТУРЫ


Однако в области разработки и создания сложной наукоемкой продукции в России сохранились условия, кадры, научный потенциал [1]. Большое число предприятий и учреждений способно разрабатывать уникальные электронные устройства. Высокотехнологичным "сырьем" для таких разработок в области цифровой электроники служат легко доступные на отечественном рынке электронные компоненты: микропроцессоры, контроллеры, сверхбольшие интегральные схемы памяти (СБИС) и др. Микропроцессорная техника давно и прочно укоренилась в отечественных разработках. Однако в последние годы появилась новая элементная база - СБИС программируемой логики (programmable logic device - PLD), которая, удачно дополняя и заменяя микропроцессорные средства, в ближайшие годы станет "настольным материалом" для разработчиков [3,4]. СБИС программируемой логики (ПЛ) оказываются вне конкуренции в областях, где требуется создание высокопроизводительных специализированных устройств, ориентированных на аппаратную реализацию. Аппаратное решение задач обеспечивает распараллеливание процесса обработки и увеличивает производительность в десятки раз по сравнению с программным решением, а использование СБИС ПЛ, в отличие от специализированных СБИС, обеспечивает такую же гибкость реализации, как у любых программных решений. В последние годы динамика развития и производства СБИС Г1Л. СБИС ПЛ представляют собой полузаказпую СБИС и включают реализованные на кристалле универсальные настраиваемые пользователем функциональные преобразователи и программируемые связи между этими преобразователями [6]. По сравнению с базовь 1ми матричными кристаллами (БМК) использование СБИС ПЛ обеспечивает существенно более короткий цикл разработки, экономический выигрыш при мелкосерийном (до нескольких тысяч изделий) производстве и возможность внесения изменений в проект на любом этапе разработки. Заказную СБИС или БМК разработают для Вашего уникального проекта за несколько месяцев. Но только на СБИС ПЛ можно запрограммировать самостоятельно за кратчайшее время и с минимальными затратами. Разработчик специализированного цифрового устройства, используя средства САПР СБИС ПЛ, в привычной ему форме (схемы, текстовое описание) задает требуемое устройство и получает программирующий СБИС ПЛ файл, который используется при программировании на про1рамматоре или непосредственно на плате [6,7]. Программирование заключается в задании нужных свойств функциональным преобразователям и установлении необходимых связей между ними. Программируемые элементы - электронные ключи. Такой цикл проектирования/изготовления занимает незначительное время, изменения могут вноситься на любой стадии разработки за считанные минуты, а внедрение новых средств проектирования на начальном этапе практически не требует материальных затрат. Производители, архитектура и возможности существующих в настоящее время типов СБИС ПЛ разнообразны. Степень интеграции (логическая емкость) - наиболее важная характеристика СБИС ПЛ, по которой осуществляется выбор. Производители СБИС ПЛ стоят на передовых рубежах электронной технологии (текущая рабочая проектная норма составляет 0, мкм), и число транзисторов в СБИС ПЛ большой емкости составляет около миллиарда []. Но ввиду избыточноеги структур, включающих большое число коммутирующих транзисторов, логическую емкость измеряют в эквивалентных логических вентилях типа 2И-И (2ИЛИ-НЕ), которые понадобилось бы для реализации устройств той же сложности, что и на соответствующих СБИС []. Функциональные преобразователи СБИС ПЛ включают в себя настраиваемые средства реализации логических функций и 'триггер (т. Наиболее часто логические функции реализуются в виде суммы логических произведений (sum of product) либо на шестнадцатибитных ПЗУ (таблицы перекодировки). СБИС ПЛ с функциональными преобразователями на базе сумм термов, позволяют проще реализовывать сложные логические функции, а на базе таблиц перекодировки создавать насыщенные триггерами устройства []. Организация внутренней структуры СБИС и структуры матрицы соединений функциональных преобразователей показана на рисунке 1. Рис.

Рекомендуемые диссертации данного раздела

28.06.2016

+ 100 бесплатных диссертаций

Дорогие друзья, в раздел "Бесплатные диссертации" добавлено 100 новых диссертаций. Желаем новых научных ...

15.02.2015

Добавлено 41611 диссертаций РГБ

В каталог сайта http://new-disser.ru добавлено новые диссертации РГБ 2013-2014 года. Желаем новых научных ...


Все новости

Время генерации: 0.206, запросов: 244